AR# 33885

LogiCORE IP Display Port v1.1 - Why does my VHDL Instantiation template fail when I attempt to simulate or synthesize the transmitter source design?

説明

Why does my VHDL Instantiation template fail when I attempt to simulate or synthesize the transmitter source design?

ソリューション

This is because there is an extra "." in the <core name>.vho port list that needs to be removed. 

 

You can fix this by removing the "." from in front of all the ports. 

There is a sample of some of the ports. 

From: 

 

your_instance_name : core 

port map ( 

.reset => reset, 

.apb_clk => apb_clk, 

.apb_select => apb_select, 

.apb_enable => apb_enable, 

.apb_write => apb_write, 

.apb_addr => apb_addr, 

.apb_wdata => apb_wdata, 

.apb_int => apb_int, 

.apb_rdata => apb_rdata, 

... 

 

 

 

To: 

 

your_instance_name : core 

port map ( 

reset => reset, 

apb_clk => apb_clk, 

apb_select => apb_select, 

apb_enable => apb_enable, 

apb_write => apb_write, 

apb_addr => apb_addr, 

apb_wdata => apb_wdata, 

apb_int => apb_int, 

apb_rdata => apb_rdata, 

... 

 

 

 

 

Please see (Xilinx Answer 33258) for a detailed list of LogiCORE Display Port Release Notes and Known Issues.

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33258 LogiCORE IP DisplayPort - リリース ノートおよび既知の問題 N/A N/A
AR# 33885
日付 05/23/2014
ステータス アーカイブ
種類 一般