AR# 33991

説明

Spartan-6 FPGA で、Clock Generator v3.02.a で MPMC を使用して LPDDR メモリにアクセスすると、次のようなエラー メッセージが表示されます。

The bus clock <83.000000> for the MPMC is invalid. The MPMC runs at a ratio of 1:1 or 2:1 of the bus. The MPMC clock speed must be from <-0.000001> to <-0.000001> MHz.

Do you still want to continue?

この問題の解決方法を教えてください。

ソリューション

現在のところ、Clock Generator では LPDDR メモリはサポートされません。

この問題を回避するには、Clock Generator パラメータを MHS ファイルで手動で変更してみてください。または、MPMC で LPDDR 以外のメモリ タイプを設定し、必要に応じて Clock Generator GUI を使用して、MPMC で LPDDR を使用するよう変更できる可能性もあります。

EDK 12.1 から、Clock Generator で LPDDR メモリがサポートされる予定です。