AR# 34019

説明

ISE Design Suite 11.4.1 は、製品 XC6VLX240T デバイスを購入したカスタマのみを対象としたリリースです。 質問等は、テクニカル サポートまでお問い合わせください。重要 : ISE Design Suite 11.4.1 のインストール後はインプリメンテーション ツールを開いてデザインを再実行してください。

Virtex-6 FPGA の MMCM 属性設定での新しい要件が原因で、一部の IP 製品がインプリメンテーションでエラーになる場合があります。詳細は Xilinx Answer 33849 を参照してください。

このアップデートに含まれている 6VLX240T スピード ファイルは製品シリコンで検証済みで「PRODUCTION」と示されています。ただし、ISE Design Tools 11.4.1 では IP コアの完全なハードウェア検証は行われていません。IP コアで問題が発生した場合は、このアンサーの既知の問題のセクションを参照してください。ほとんどの問題のバグ修正は、2010 年春ごろにリリース予定の ISE Design Suite アップデートに含まれる予定です。

ソリューション

既知の問題:

重要

(Xilinx Answer 33849) Virtex-6 FPGA MMCM - DRP/位相シフト、 VCO 最小周波数、およびCLKFBOUT_MULT_F 値での新しい要件

一般
(Xilinx Answer 32929) Virtex-6 - Virtex-6 FPGA に関する 11.x ソフトウェアの既知の問題

PCI Express
(Xilinx Answer 34146) Virtex-6 Integrated Block Wrapper v1.4 for PCI Express - 11.4.1 をインストールするとタイミング解析でピン間スキュー制約が満たされない

(Xilinx Answer 34181) 11.4.1 - System Generator for DSP - System Generator 11.4 と ISE 11.4.1 を使用する場合の既知の問題

アンサー レコード リファレンス

サブアンサー レコード

関連アンサー レコード