UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 3404

8.1i CPLD XC9500 ファミリ - XC9500/XL/XV デバイスの未使用ピンのグランド接続について

説明

キーワード : 7.1i, 6.3i, 6.2i, 6.1i, 5.2i, 5.1i, 1.3, 1.4, 1.5, 1.5i, 2.1, 3.1i, 4.1i, CPLD, tie, 9500, option, 接続, オプション

XC9500/XL/XV デザインの未使用のピンは、 ボードでグランドに接続する必要がありますか。

ソリューション

1

XC9500 デバイスの未使用ピンは、フィッタ オプションでプログラマブル グランド ピンを作成しない限り、接続されずにフロート状態になります。 このオプションを使用すると、フィッタで未使用ピンがグランドに内部接続されるため、これらのピンをユーザーがボードでグランドに接続する必要はありません。 未使用の I/O をボードのグランドまたはソフトウェアを介して接続してください。これで、ノイズとフローティング信号からの電力消費を削減できます。

Foundation ISE

未使用 I/O にプログラマブル グランド ピンを作成するには、次の手順に従ってください。
1. Foundation ISE の Project Navigator のプロセス ウィンドウで [Implement Design] を右クリックします。
2. [Properties] をクリックします。
3. [Basic] タブで [Create Programmable GND pins on Unused I/O] をオンにします。

Foundation Classic

未使用 I/O にプログラマブル グランド ピンを作成するには、次の手順に従ってください。
1. Foundation の Project Manager で [Implementation] -> [Options] をクリックします。 [User-Defined] を選択します。
2. [Basic] タブで [Edit Options] をオンにします。
3. [Create Programmable GND pins on Unused I/O] をオンにします。

2

ほかのよく寄せられる質問については、CPLD FAQ : (Xilinx Answer 24167) を参照してください。
AR# 3404
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般