UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34107

11.4 EDK - MMCM の分周パラメータとクロック ジェネレータへの影響について

説明

MMCM カウンタ設定、位相シフト、および可変ファイン位相シフトのすべての設定の組み合わせによっては、ハードウェアで CLKOUTn 位相シフトが不正になることがあります。これについては、(Xilinx Answer 33849) で説明しています。この問題は、CLKFBOUT_MULT_F の値が 4 である Virtex-6 FPGA クロック ジェネレータ デザインに特に影響します。クロック ジェネレータでは、CLKFBOUT_MULT_F パラメータを使用して MMCM 内部の VCO 周波数が FPGA のスピード グレードに応じて最大になるようにします。VCO 周波数を高くすると、出力クロックのジッタが削減します。上位パラメータ設定の組み合わせによっては、クロック ジェネレータで CLKFBOUT_MULT_F が 4 に設定されます。たとえば、クロック ジェネレータの入力クロックの周波数が次の場合です。

FPGA スピード グレード

From (MHz)

To (MHz)

-1

240

300

-2

288

360

-3

320

400

ISE 11.4 ツールではエラーが生成されず、ハードウェアで問題が検出されます。 ISE 11.4.1 ツールでは、DRC エラーが生成されます。

ソリューション

この問題を回避するには、クロック ジェネレータの下位パラメータを使用して MMCM パラメータを変更し、CLKFBOUT_MULT_F パラメータが 4 に設定されないようにします。また、VCO 周波数および MMCM のパラメータ値は『Virtex-6 FPGA クロック リソース ユーザー ガイド』 (Xilinx UG362) に記載されている有効値にする必要があります。

次の手順に従ってください。

手順 1 : クロック ジェネレータで生成された MMCM で CLKFBOUT_MULT_F = 4 が設定されていないかどうかを確認します。

- デザインを XPS で開きます。

- clock_generator ペリフェラルを右クリックして [Configure IP] をクリックします。

- [Low-level Parameters] タブをクリックします。

- [Insert low-level parameters in MHS file] をオンにします。

- [OK] をクリックします。

- MHS ファイルを開き、clock_generator インスタンス内でパラメータ C_MMCMn_CLKFBOUT_MULT_F(n = 0,..., 3) を検索します。

- 値が 4 である場合は、手順 2 に進みます。4 でない場合はこれで終了です。

手順 2 : MHS ファイルで CLKFBOUT_MULT_F の値を変更します。

- 手動の変更が必要な場合は、clock_generator インスタンスで次のパラメータを検索します。

PARAMETER C_MMCMn_CLKFBOUT_MULT_F = 4.0

PARAMETER C_MMCMn_DIVCLK_DIVIDE = 2

PARAMETER C_MMCMn_CLKOUT0_DIVIDE_F = 2.0

PARAMETER C_MMCMn_CLKOUTm_DIVIDE = 2

ここで、n = 0、?、3 および m = 1、?、6 です。M と D、M と DO の比が保持されるようにパラメータを変更します。上記の例では、次のようになります。

PARAMETER C_MMCMn_CLKFBOUT_MULT_F = 8.0

PARAMETER C_MMCMn_DIVCLK_DIVIDE = 4

PARAMETER C_MMCMn_CLKOUT0_DIVIDE_F = 2.0

PARAMETER C_MMCMn_CLKOUTm_DIVIDE = 2

手順 3 : MHS ファイルで C_CLK_GEN の値を変更します。

- 手動の変更が必要な場合は、clock_generator インスタンスで次のパラメータを検索します。

PARAMETER C_CLK_GEN = UPDATE

値が UPDATE に設定されているか、MHS ファイルで指定されていません。この値を PASSED に変更します。

PARAMETER C_CLK_GEN = PASSED

これにより、手動で変更した clock_generator の下位パラメータ値が XPS フローで上書きされるのを回避できます。

- MHS ファイルを保存して閉じます。

clock_generator の下位パラメータ値を手動で変更した後は、XPS で clock_generator のコンフィギュレーション ダイアログ ボックスを開かないようにしてください。ダイアログ ボックスを開くと、clock_generator の下位パラメータ値が自動的に上書きされます。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34019 ISE Design Suite 11.4.1 - Virtex-6 FPGA サービス パックの既知の問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34019 ISE Design Suite 11.4.1 - Virtex-6 FPGA サービス パックの既知の問題 N/A N/A
AR# 34107
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
ツール
IP
このページをブックマークに追加