UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34149

LogiCORE FIR Compiler - 再読み込み可能な転置型 FIR 構造を構築すると、Spartan-3A DSP デバイスをターゲットとした場合にビヘイビア シミュレーション結果と配置配線後のシミュレーション結果が異なる

説明

再読み込み可能な転置型 FIR 構造を構築すると、Spartan-3A DSP デバイスをターゲットとした場合にビヘイビア シミュレーション結果と配置配線後のシミュレーション結果が異なります。

ソリューション

この問題は、FIR Compiler v5.0 で修正されています。

LogiCORE IP FIR Compiler のリリース ノートと既知の問題のリストは、(Xilinx Answer 29138) を参照してください。


AR# 34149
日付 01/18/2010
ステータス アクティブ
種類 一般
IP
  • FIR Compiler
このページをブックマークに追加