AR# 34157

SPI-3 Link Layer v7.1 - ブロック RAM のメモリ競合が発生する可能性があるため、Virtex-6 FPGA コアは製品には使用不可

説明

SPI-3 Link Layer v7.1 コアでは、READ_FIRST モードおよび非同期クロックに関する制限のため、内部ブロック RAM の競合が発生することがあります。これについては、『Virtex-6 FPGA Memory Resources User Guide』 (UG363) に説明されています。この問題がシミュレーションでレポートされず、ハードウェアでコアが正しく機能しない可能性があります。現時点では、このコアを製品には使用しないようにしてください。

ソリューション

この問題は、ISE 11.5 に含まれる v7.1 Rev1 のコアで修正されています。
AR# 34157
日付 05/23/2014
ステータス アーカイブ
種類 一般
デバイス 詳細 概略
ツール
IP