AR# 34174

|

13.2 Timing Analysis/PlanAhead - Timing Analyzer の パッケージ トレース遅延の見積と寄生遅延計算 (SQRT(LC)) の結果に違いがある理由

説明


パッケージを介するフライト タイムは、デバイス間のインターフェイスのタイミング解析およびスキュー調整の基礎となります。

ISE 13.2 より前のバージョンでは、PlanAhead および Timing Analyzer で概算式を用い、パッケージ長を 6.0ps/mm (最小) または 7.1ps/mm (最大) で掛けることでフライト タイムが算出されていました。

特にトレース長が短い場合は、長さを遅延に換算するのに 1 係数を使用する方法だと間違いが起きやすくなります。

7 シリーズをサポートする ISE 13.2 以降では、精密な SQRT(LC) 式を用いてフライト タイムが算出されます。

ソリューション


トレースが Si にボンドされるダイ バンプの寄生容量は、6.5 ps/mm の係数を使用している場合は、完全には考慮されていないという理論があります。トレースの長さが中程度であれば重要ではないかもしれませんが、短い場合は、この追加容量はかなり重要となる可能性があります。また、6.5 の係数では補正されず、遅延に反映されます。『Virtex-6 FPGA メモリ インターフェイス ソリューション』 (UG 406) で推奨されている計算方法 (v1.7 の 125 ページ) を利用する場合は、注意が必要です。

パッケージ トレース遅延を概算するための方法

パッケージの L および C は、IBIS モジュールのパッケージ ファイルで提供されている情報です。これは、Sigrity XtractIM シミュレーションから得られるもので、誤差は 5% までの正確なものと考えられます。

パッケージによる遅延はトレース インダクタンスおよびキャパシタンスを使用して計算されます。IBIS モデルでは、パッケージ長ごとのインピーダンスがパッケージ ファイルに含まれており、フライト タイムを簡単に算出できます。

IBIS モデルのパッケージ長ごとのインダクタンスが L、キャパシタンスが C とすると、パッケージ内の伝搬時間は SQRT(LC) で計算されます。

例 :
Virtex-5 FPGA IBIS モデルには、パッケージ ff323_5vlx20t_ibis.pkg が提供されています。
B9 ピンを見てみます。
キャパシタンス マトリックスから、C=1.58E-12 F/パッケージ長
インダクタンス マトリックスから、L=1.99E-09 H/パッケージ長
遅延 = SQRT(C*L)=56.1ps

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34558 MIG Virtex-6 DDR2/DDR3 - トレース一致ガイドライン N/A N/A
AR# 34174
日付 11/06/2012
ステータス アクティブ
種類 既知の問題
デバイス 詳細 概略
ツール 詳細 概略
People Also Viewed