UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34248

PCI Express のデザイン アシスタント - MSI 割り込みがホスト側で受信されない

説明


ユーザー アプリケーションで、cfg_interrupt_* interface を介して割り込みがコアに送信されます。しかしホスト側のドライバーでは割り込みリクエストがレポートされていません。コアでは割り込みが許可されているのにホストに送信されないのはなぜですか。

メモ : このアンサーは、PCI Express のザイリンクス ソリューション センター (ザイリンクス アンサー 34536) の一部です。PCI Express のザイリンクス ソリューション センタには、PCI Express に関するすべての質問が集められています。PCIe を使用したデザインを新しく作成する場合や、問題をトラブルシュートする場合は、この PCIe のソリューション センターから情報を入手してください。

ソリューション


MSI 割り込みにはエンドポイントからホストへのメモリ書き込みリクエストが必要です。メモリ書き込みリクエストを送信するため、エンドポイントにバス マスター イネーブル ビットを設定する必要があります。

バス マスター イネーブル ビットは、アドレス 0x04 の PCI コンフィギュレーション スペースのコマンド レジスターで 1 に既に設定されていることを確認してください。このレジスターは、デバイス初期化でホストが設定する必要があります。

コンフィギュレーション プロセス中にテストベンチでバス マスター イネーブル ビットを有効にする必要があるので、この問題はシミュレーションでよく見られます。

改訂履歴

2011/10/31 - 初版

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34085 PCI Express のデザイン アシスタント - ハードウェア デバッグ N/A N/A
34538 PCI Express のザイリンクス ソリューション センター - デザイン アシスタント N/A N/A
AR# 34248
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
  • Virtex-5 LXT
  • Virtex-5 FXT
  • Virtex-5 SXT
  • More
  • Virtex-5 TXT
  • Spartan-6 LXT
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Less
IP
  • Endpoint Block Plus Wrapper for PCI Express
  • Virtex-6 FPGA Integrated Block for PCI Express ( PCIe )
  • Spartan-6 FPGA Integrated Endpoint Block for PCI Express ( PCIe )
このページをブックマークに追加