AR# 34252

SPI-4.2 Lite v5.1 Rev2 - v5.1 データシートに含まれている Virtex-6 FPGA のブロック RAM 数が不正

説明

データシートに含まれている Virtex-6 FPGA のブロック RAM 数が不正です。これは ISE デザイン ツール 12.1 のコア v5.2 でリリースされる最新のデータシートで修正されています。

ソリューション

次に v5.1 Rev2 コアでの正しいブロック RAM 使用数を示します。

   ブロック RAM 数
 64 ビット シンク  3 (36k ブロック RAM)
 1 (18k ブロック RAM)
 32 ビット シンク  2 (36k ブロック RAM)
 1 (18k ブロック RAM)
 64 ビット ソース  3 (36k ブロック RAM)
 1 (18k ブロック RAM)
 32 ビット ソース  2 (36k ブロック RAM)
 1 (18k ブロック RAM)

AR# 34252
日付 05/23/2014
ステータス アーカイブ
種類 一般
IP