UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34280

Virtex-6 FPGA Integrated Block Wrapper v1.4 for PCI Express - Gen 1 トレーニングが 100MHz のリファレンス クロックでエラーになる

説明


100MHz リファレンス クロックを使用した Gen 1 リンク トレーニングが MGT 同期ファイル (gtx_tx_sync_rate_v6.v[hd]) の問題が原因で突発的になる可能性があります。


ソリューション


アップデートは、(ザイリンクス アンサー 34279) から入手できます。 ZIP ファイル ar34279_v6_pcie_v1_4.zip をこのアンサーからダウンロードしてください。

このファイルには、アップデートされた同期ロジックを含む gtx_tx_sync_rate_v6.v[hd] ファイルが含まれています。このファイルをコアの source ディレクトリに含めます。

この ZIP ファイルは累積的なため、(ザイリンクス アンサー 34279) に記載されているほかの問題の修正も含まれている可能性があります。



改訂履歴

2010 年 02 月 02 日 - 初期リリース

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33763 Virtex-6 FPGA Integrated Block Wrapper v1.4 for PCI Express - ISE Design Suite 11.4 および 11.5 のリリース ノートおよび既知の問題 N/A N/A
AR# 34280
日付 05/22/2012
ステータス アクティブ
種類 既知の問題
デバイス 詳細 概略
IP
このページをブックマークに追加