UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34317

MIG Virtex-6 DDR3/DDR2 - アドレス/制御グループの内部カラムの使用方法

説明

このアンサーは MIG デザイン アシスタントの一部で、Virtex-6 DDR3/DDR2 デザインのアドレス/制御グループの内部カラムの使用方法に重点を置いています。特定の質問に関する情報は、次から入手できます。

メモ : このアンサーは、ザイリンクス MIG ソリューション センタ (ザイリンクス アンサー 34243)の一部です。ザイリンクス MIG ソリューション センタ には、MIG に関するすべての質問についての回答が含まれます。MIG を含むデザインを新しく作成する場合、または問題のトラブルシュートをする場合は、このザイリンクス MIG ソリューション センタ から情報を入手してください。

ソリューション

アドレス/制御グループは、メモリのクロック ジッタ要件を満たすために内部カラム バンクでのみ使用できます。中央バンクでは、最少のジッタしか発生しないパフォーマンス クロック パス CLKPERF を使用するので、MMCM から出力ピンまでの物理接続が最短です。また、クロック ジッタを低減することは、最大限のリード キャプチャ ウィンドウを取得する際に重要です。これは、通常メモリの入力クロックのジッタが DQ 出力に反映されるためです。

アンサー レコード リファレンス

関連アンサー レコード

AR# 34317
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP
このページをブックマークに追加