UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34330

MIG Virtex-6 DDR2/DDR3 - JEDEC 仕様

説明


このアンサーでは MIG Virtex-6 DDR3/DDR2 デザインに適用される JEDEC 仕様について説明します。関連情報は次を参照してください。



メモ : このアンサーはザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センターには、MIG に関するすべての質問に対する回答が含まれます。MIG でデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション


MIG Virtex-6 DDR2/DDR3 コントローラーは、JEDEC に準拠する初期化シーケンスを完了します。シミュレーション テストベンチは、始めの 200s 遅延をスキップしてシミュレーション時間を短縮します。ハードウェアでは、この要件が満たされています。コントローラーは JEDEC で定義されているタイミング パラメーターに従っています。

MIG コントローラーおよび JEDEC に関するさまざまな要件については、次のリンク先を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
35094 MIG Virtex-6 および 7 シリーズ DDR3 - 書き込みレベリング N/A N/A

関連アンサー レコード

AR# 34330
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP
このページをブックマークに追加