UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34341

Spartan-6 FPGA Integrated Endpoint Block v1.2 for PCI Express - ISE Design Suite 11.3、11.4、または 11.5 で生成した v1.2 のコアを ISE 11.5 でシミュレーションするとエラーが発生する

説明

ISE 11.3 または 11.4 ソフトウェアで生成した v1.2 のラッパーを ISE 11.5 を使用してシミュレーションすると、シミュレーションで次のようなエラー メッセージが表示されます。

Attribute Syntax Error : The calculation of VCO frequency=500.000000 Mhz. This exceeds the permitted VCO frequency range of 600.000000 Mhz to 1600.000000 Mhz. The VCO frequency is calculated with formula: VCO frequency = CLKFBOUT_MULT_F / (DIVCLK_DIVIDE * CLKIN1_PERIOD). Please adjust the attributes to the permitted VCO frequency range.

ソリューション

(ザイリンクス アンサー 34615) からアップデートを入手できます。このアンサーから ar34615_s6_pcie_v1_2.zip という ZIP ファイルをダウンロードしてください。

この ZIP ファイルには pcie_clocking_v6.v[hd] というファイルが含まれており、このファイルに MMCM VCO パラメーターの新しい設定が含まれています。このファイルを生成したコアの simulation/dsport ディレクトリに含めます。このディレクトリは次のとおりです。

<corename>/simulation/dsport/pcie_clocking_v6.v[hd]

この ZIP ファイルには、(ザイリンクス アンサー 34615) に記載されているその他の問題の修正も含まれています。

改訂履歴
2011 年 2 月 14 日 - 初期リリース
AR# 34341
日付 05/19/2012
ステータス アーカイブ
種類 既知の問題
デバイス
ツール
IP
このページをブックマークに追加