AR# 34370

|

MIG DDR3 - JEDEC 仕様 : DDR3 SDRAM リセット ピン

説明


MIG デザイン アシスタントのこのセクションでは、Virtex-6 および 7 シリーズ FPGA DDR3 デザインに適用される JEDEC 仕様によって定義されるリセット ピンについて説明します。

注記 : このアンサーはザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センターは、MIG に関する質問を解決するのに役立つ情報を掲載しています。MIG を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション


リセット ピンは、DDR3 メモリの新しい機能で、JEDEC の JESD79-3 DDR3 SDRAM 規格のセクション 3.3 で定義されています。

リセット ピンはメモリの初期化プロセスで使用され、それが要件となっています。したがってこの信号はピン配置から削除できません。『Virtex-6 メモリ インターフェイス ソリューション ユーザー ガイド』または7 シリーズ メモリ インターフェイス ソリューション ユーザー ガイド』の「設計ガイドライン」セクションを参照してください。

追加情報
(ザイリンクス アンサー 47232) MIG 7 Series - DDR3L リセット ガイドライン

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
51684 MIG 7 シリーズ DDR2/DDR3 - JEDEC 仕様 N/A N/A

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47232 MIG 7 シリーズ DDR3L - JEDEC 規格要件を満たすための RESET# 推奨事項 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34330 MIG Virtex-6 DDR2/DDR3 - JEDEC 仕様 N/A N/A
AR# 34370
日付 09/10/2012
ステータス アクティブ
種類 ソリューション センター
デバイス 詳細 概略
IP
People Also Viewed