UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34380

LogiCORE IP Video On Screen Display (OSD) v1.0 - clk_core ポートについて

説明

clk_core ポートとは何ですか。

ソリューション

clk_core ポートとは、Video On Screen Display IP の内部クロックを実行するクロックです。このポートは、clk ポートを駆動するビデオ クロックの 2 または 3 倍の速度のクロックに接続される必要があります。

必要なクロック速度は、コアをコンフィギュレーションする際に選択したデータ チャネル数によって設定されます。データ チャネル数は、レイヤごとのカラー プレーン数により決まります。つまり、4:2:2 には 2 チャネル、4:4:4 ビデオには 3 チャネルが含まれます。コアの GUI で選択可能なチャネル数の詳細は、Video On Screen Display v1.0 データシートの表 1 を参照してください。

Video On Screen Display v1.0 のチャネルの有効範囲は、2 ~ 3 チャネルです。

clk_core = clk * NUMBER_OF_CHANNELS

LogiCORE IP Video On Screen Display のリリース ノートおよび既知の問題については、(ザイリンクス アンサー 33257) を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33257 LogiCORE IP Video On Screen Display (OSD) - リリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33257 LogiCORE IP Video On Screen Display (OSD) - リリース ノートおよび既知の問題 N/A N/A
AR# 34380
日付 12/15/2012
ステータス アーカイブ
種類 一般
IP
  • On-Screen Display
このページをブックマークに追加