UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34388

MIG Virtex-6 DDR2/DDR3 - 固定/カスタム ピン配置を使用したデザインの生成方法

説明


ISE 12.1 でリリースされた MIG 3.4 より、固定ピン配置機能が使用できるようになりました。MIG ツールを 1 度実行するだけで、ピンを選択し、デザイン要件に対し選択したピンを検証した後、MIG デザインを生成することができます。

この機能の使用方法、ピン配置検証中に生成されるエラーについては、『Virtex-6 FPGA Memory Interface Solutions User Guide』 (UG406): http://japan.xilinx.com/support/documentation/ip_documentation/ug406.pdf

の「Fixed Pin Out」のセクションを参照してください。メモ : このアンサーはザイリンクス MIG ソリューション センタ (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センタには、MIG に関するすべての質問に対する回答が含まれます。MIG を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センタから情報を入手してください。

ソリューション


固定ピン配置機能を使用するには、MIG ツール起動し、メモリ インターフェイスを作成します。[Extended FPGA Options] ページの下部にピン/バンクの選択モードのオプションが 2 つあります。
  • [New Design] : 新しいデザインに対し最適なバンクを選択します。
  • [Fixed Pin Out] : 既存の固定ピン配置を使用します。

ピン配置がロックされていない場合は、[New Design] オプションを使用することを推奨します。ピン配置が固定されている場合は [Fixed Pin Out] オプションを選択します。このオプションを選択すると、ピン選択ツールが起動し、必要なインターフェイス信号および対応する信号グループの一覧が表示されます。この後、バンクおよびピン番号を各インターフェイス信号に対し手動で選択します。[Validate] オプションは、ピン選択が Virtex-6 FPGA デザイン要件に合っているかどうかを確認します。 コアを生成すると MIG デザインが入力ピンに基づき出力されます。

MIG Virtex-6 FPGA DDR2/DDR3 デザインのピン配置およびバンク要件については、(ザイリンクス アンサー 34308) を参照してください。

アンサー レコード リファレンス

関連アンサー レコード

AR# 34388
日付 02/05/2013
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP
このページをブックマークに追加