AR# 34390

MIG Virtex-6 DDR3/DDR2 - データ グループの内側/外側列の使用

説明

Virtex-6 DDR3/DDR2 MIG デザインでは、データ グループ (DQ/DQS 信号) を内側または外側の I/O 列に配置することができます。デザイン使用されているリージョナル クロック リソースの都合で、データ グループのバンクは 3 つの H 行 (水平行) バンク内に配置する必要があります。

このアンサーでは、Virtex-6 DDR3/DDR2 デザインのデータ グループの内側/外側列の使用について説明します。

メモ : このアンサーはザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センターには、MIG に関するすべての質問についての回答が含まれます。MIG でデザインを新しく作成する場合、または問題のトラブルシュートをする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション

400MHz 以下の周波数を使用したデザインの場合、データ グループは、3 つの H 行バンク内にある、内側、外側、両方の列のバンクに配置することができます。

400MHz 以上の周波数を使用したデザインの場合は、内側列のバンクにしか配置できません。

外側列の周波数が低いのは、外側列の I/O を駆動するパフォーマンス パス クロックに追加ジッターが追加されるからです。このパフォーマンス パス クロックは、I/O に直接接続されている MMCM からの低ジッター出力クロックです。MMCM は 2 つの内側 I/O 列の間にあります。パフォーマンス パス クロックが外側列の I/O を駆動するとき、追加ジッターが追加されます。パフォーマンス パス クロックの使用方法については、UG406の「Core Architecture」 > 「PHY」のセクションを参照してください。

内側列内でのアドレス/制御グループのデザイン要件は、(ザイリンクス アンサー 34317) を参照してください。

ピン配置およびバンクの要件に関しては、(ザイリンクス アンサー 34308) を参照してください。

アンサー レコード リファレンス

関連アンサー レコード

AR# 34390
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP