UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34444

Endpoint Block Plus Wrapper v1.13 for PCI Express のデザイン アドバイザリ - リンク パートナーのデータ制限のある完了クレジット出力が原因で転送が停止する

説明

ほとんどのダウンストリーム ポートは無限完了データ クレジットを出力しますが、Endpoint Block Plus コアをデータ制限のある完了クレジットを出力するリンク パートナーと接続すると、転送指示が停止または動作しなくなる可能性があります。これは trn_tdst_rdy_n が永久的にディアサートされているように見え、システムが停止または動作しなくなる可能性が高くなります。この問題は、接続されているコンポーネントでデータ制限がある完了クレジットまたは有限完了クレジットが最初に出力されるときにのみ発生します。

ソリューション

ほとんどのダウンストリーム デバイスは有限の完了クレジットではなく無限の完了クレジットを出力するため、この問題は通常発生しません。リンク パートナーがデータ制限のある完了クレジットを出力する場合でも、この問題は回避できるケースがあります。

次の式を使用して、デザインがこの問題の対象であるかどうかを確認します。この式の結果が TRUE の場合、デザインは問題の対象であり、転送が停止する可能性があります。

最初の CPLD クレジット < 最初の CPLH * 8 * 2X (X は次に示すように MPS 値によって異なる)

MPS X
128 0
256 1
512 2


たとえば、リンク パートナーで最初の CPLH クレジットが 22、最初の CPLD クレジットが 128 の場合、MPS が 128 の場合、次のようになります。

128 < 22 * 8 * 1
128 < 176

この例では式の結果が TRUE になるため、この問題が発生します。

最初のクレジット出力に関する情報は、リンク パートナーのデータシートを参照してください。ほとんどのリンク パートナーは無限の完了データ クレジットを出力します。

この問題は、ISE 12.1 でリリースされた v1.14 で修正されています。完了データ クレジットに制限のあるデバイスを使用しているかどうかを確認し、その場合『LogiCORE IP Endpoint Block Plus for PCI Express ユーザー ガイド』 (UG341) の既知の制限の章にあるガイドラインに従う必要があります。「"Link partner initial advertisement of Data Limited CompletionCredits」(2010 年 4 月 19 日付のユーザー ガイドの 136 ページ) を参照してください。「Users can work around this limitation by restricting Downstream Reads to 1or 2 DW, which must becompleted with exactly one completion.」 (ダウンストリームの読み出しを 1 完了のみで完了する必要のある 1 または 2 の DW に制限することでこの問題を回避することができます。) という記述があります。リンク パートナーにデータ クレジット制限がない場合、従う必要のある制限はありません。

『LogiCORE IP Endpoint Block Plus for PCI Express ユーザー ガイド』 (UG341) は次のサイトから参照できます。
http://japan.xilinx.com/support/documentation/ip_documentation/pcie_blk_plus_ug341.pdf

注記 : 相互運用性の既知の問題のため、Virtex-5 Endpoint Block Plus を無限の完了ヘッダーまたはデータ クレジットを出力する Root または Downstream Port を含むコンポーネントとインターフェイスしないことを強くお勧めします。この情報は、接続されているコンポーネントのデータシートまたは接続されているコンポーネントのベンダーに連絡することにより入手できます。

改訂履歴
2011/07/05 - タイトルをアップデート
2010/09/07 - 修正に関する情報を追加
2010/02/25 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33580 Virtex-5 FPGA Endpoint Block Plus Wrapper for PCI Express のデザイン アドバイザリのマスター アンサー N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34711 11.4 EDK - plbv46_pcie_v4_03_a stalls after warm reset N/A N/A
33580 Virtex-5 FPGA Endpoint Block Plus Wrapper for PCI Express のデザイン アドバイザリのマスター アンサー N/A N/A
AR# 34444
日付 04/05/2013
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
  • Virtex-5 FXT
  • Virtex-5 LXT
  • Virtex-5 SXT
  • Virtex-5 TXT
ツール
  • ISE Design Suite - 11.4
IP
  • Endpoint Block Plus Wrapper for PCI Express
このページをブックマークに追加