UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34472

12.1 EDK、PLBv46 RC/EP Bridge for PCI Express (v4.04a) - EDK PCIe コアは Gen2 に準拠していますか

説明

コアで Virtex-6 デバイスに対して Gen2 スピードはサポートされますか。

ソリューション


いいえ、EDK PLBv46_PCIe コアは 2.5Gb/s に制限されています。

デザインで使用される Virtex-6 PCIe コアは、PCIe v2.0 に準拠しています。 ブリッジ デザインでは、Virtex-6 FPGA インプリメンテーションでこのコアが使用され、PCIe バス上で v2.0 準拠として認識します。PCIe v2.0 では、5Gb/s および 2.5Gb/s の両方の速度がサポートされています。ブリッジ デザインでは、2.5Gb/s に制限されます。v4.04 の plbv46_pcie 資料では、この件を示すメモが追加されています。
AR# 34472
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
ツール
このページをブックマークに追加