このアンサーでは、200MHz 以下で実行されているVirtex-6 DDR2 デザインでは無効になっている周期的読み出しについて説明します。関連情報は次を参照してください。
メモ : このアンサーはザイリンクス MIG ソリューション センタ (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センタ には、MIG に関するすべての質問についての回答が含まれます。MIG でデザインを新しく作成する場合、または問題のトラブルシュートをする場合は、このザイリンクス MIG ソリューション センタから情報を入手してください。
電圧および温度のドリフトを修正するには、DQS[0] 信号から 90 度オフセットされている内部生成キャプチャ クロックの位相に位相検出器を使用してダイナミックにロックします。電圧と温度の影響はすべての DQS 信号でほぼ同じになるので、この回路は DQS[0] のみでの位相を監視します。 位相が遷移すると、キャプチャ クロックの位相が MMCM の位相シフトを使用して調節されます。
200MHz 以下で実行している DDR2 デザインの場合、位相検出器および周期的読み出しがオフになっています。これが、電圧と温度のドリフトが結果に影響しないだけの十分なマージンがあるからです。周期的読み出しがオフになっていると、アプリケーションで長い周期の書き込みが必要な場合、スループットが向上します。
位相検出器ロジックの詳細は、UG406 の「DDR2 and DDR3 SDRAM Memory Interface Solution」 => 「Core Architecture」 => 「PHY」のセクションを参照してください。
http://japan.xilinx.com/support/documentation/ip_documentation/ug406.pdf
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 34480 | MIG Virtex-6 DDR2/DDR3 - 位相検出回路および周期的読み出し | N/A | N/A |
| 34282 | MIG デザイン アシスタント - Virtex-6 のコアの機能 | N/A | N/A |