UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34477

MIG Virtex-6 DDR2/DDR3 - キャプチャ ロジックの配置要件

説明

MIG Virtex-6 DDR2/DDR3 デザインは、内部生成されたクロックを使用し読み出し中に DQ のデータを取り込みます。Virtex-5 DDR2 など以前の MIG デザインでは DQS ストローブがデータの取り込みに使用されていました。内部生成クロックを使用したデータの取り込みは、フリーランニング クロックであり、DQS とは違ってプリアンブル/ポストアンプル グリッチがないので、有益です。MIG Vitrex-6 デザインでは DQS バイトのデータ キャプチャに 2 つのクロックが使用されます。
  • キャプチャ クロック
  • 再同期化クロック
これは、キャプチャ ロジックのアーキテクチャおよび配置要件についての記述です。

メモ : このアンサーはザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センターには、MIG に関するすべての質問についての回答が含まれます。MIG でデザインを新しく作成する場合、または問題のトラブルシュートをする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション

配置 :
  • DQS バイト グループごとに 1 つのキャプチャ クロックが使用されます。
  • 各キャプチャ クロックに、各 DQS バイト グループのOSERDES/IODELAY および BUFIO 1 つが必要です。
  • IODELAY および BUFIO エレメントを使用するためには、クロック対応のサイト (CCIO) を使用禁止にする必要があり、この禁止サイト内のロジックをキャプチャ ロジック用にロックする必要があります。

制約 :
MIG 出力は、生成されたインターフェイスに対し、必要な数の CCIO ピンおよび関連の IODELAY およびOSERDES サイトをロックします。これらの LOC は出力ユーザー制約ファイル (design.ucf) に含まれています。これは 1 つの DQS バイト グループのキャプチャ ロジックの配置例です。

CONFIG PROHIBIT = E39;
INST "u_memc_ui_top/u_mem_intfc/phy_top0/u_phy_read/u_phy_rdclk_gen/gen_ck_cpt[0].u_oserdes_cpt"
LOC = "OLOGIC_X1Y183";
INST "u_memc_ui_top/u_mem_intfc/phy_top0/u_phy_read/u_phy_rdclk_gen/gen_ck_cpt[0].u_odelay_cpt"
LOC = "IODELAY_X1Y183";

デフォルトで、MIG は、シングル リージョン クロック対応の I/O (SRCCIO) サイトを使用します。これは、関連するロジック データ グループのロジックがすべて同じバンク内に存在するからです。マルチ リージョンの CCIO サイトも使用することができます。キャプチャ ロジックの禁止制約およびサイト LOC 制約を移動させたい場合は、出力 UCF ファイルでサイトを修正し、更新した UCF ファイルをデザイン ツールで UCF の検証とアップデートまで実行する必要があります。詳細は (ザイリンクス アンサー 34386) を参照してください。

関連情報 :
内部生成キャプチャ クロックを使用するデザインの場合は、こちらを参照してください。
(ザイリンクス アンサー 35112) - 内部生成キャプチャ クロック

デザインで DQS を使用したデータの取り込みは行われませんが、電圧/温度の変動による位相シフトに備え、DQS の位相は監視されます。 位相が変化する場合、キャプチャ クロックの位相は MMCM 位相シフトを使用して調整されます。
(ザイリンクス アンサー 34480) - MIG Virtex-6 DDR2/DDR3 - 位相検出器回路および定期読み出し

DQSはデータの取り込みに使用されないため、クロック対応の I/O (CCIO) ペアではなく p/n I/O ペアに配置する必要があります。
(ザイリンクス アンサー 34543) - MIG Virtex-6 DDR2/DDR3 - DQS I/O 配置

再同期ロジックの詳細は、
(ザイリンクス アンサー 34540) を参照してください。 - MIG Virtex-6 DDR2/DDR3 - 再同期ロジックの使用と配置

アンサー レコード リファレンス

関連アンサー レコード

AR# 34477
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP
このページをブックマークに追加