UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34480

MIG Virtex-6 DDR2/DDR3 - 位相検出回路および周期的読み出し

説明

MIG Virtex-6 DDR2/DDR3 デザインは内部生成されたキャプチャ クロックを使用してデータを取り込みます。DQS はデータの取り込みには使用されませんが、電圧および温度による変動を確認するため DQS の位相は監視されます。MIG デザインの位相検出部はこの位相を監視し、VT シフト中に読み出しデータの有効ウィンドウを保持するために必要な調整をします。

このアンサーでは、Virtex-6 DDR3/2 デザインに実行される位相検出器および周期的読み出しについて説明します。

メモ : このアンサーはザイリンクス MIG ソリューション センタ (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センタには、MIG に関するすべての質問に対する回答が含まれます。MIG を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センタから情報を入手してください。

ソリューション

電圧および温度のドリフトを修正するには、DQS[0] 信号から 90 度オフセットされている内部生成キャプチャ クロックの位相に位相検出器を使用してダイナミックにロックします。この回路は DQS[0] のみでの位相を監視します。VT は位相が遷移すると、キャプチャ クロックの位相が MMCM の位相シフトを使用して調節されます。

位相検出器内で DQS[0] の位相を監視するには、DDR バスに読み出しがあることが必要です。メモリ コントローラは「周期的読み出し」を出力します。ユーザー インターフェイスの要求どおりに読み出しが既にこのバスにある場合、周期的読み出しの挿入は不要です。位相検出器は任意の読み出し中に DQS の位相を確認します。しかし、読み出し操作のない期間がある場合、メモリ コントローラは 1us ごとに周期読み出しを出力します。この 1 us 周期はコントローラの tPRDI タイマで設定されています。期間が超過すると、ダミーの読み出しが送信されます。tPRDI パラメータは memc_ui_top モジュールで設定されています。この周期的読み出しの間隔はすべてのザイリンクス特性化でテストされており、ザイリンクスでサポートされています。

位相検出ロジックは phy_pd.v/vhd に含まれています。

位相検出ロジックの詳細は、UG406 「DDR2 and DDR3 SDRAM Memory Interface Solution」 -> 「Core Architecture」 -> 「PHY」のセクションを参照してください。図 1-55 : 位相検出器のタイミング図は電圧/温度のドリフトによる DQS シフトの監視、および任意の DQS シフトに基づき cpt_clk をシフトさせる方法を示します (MMCM の位相シフトを使用)。位相検出器は読み出しの間継続して DQS の位相を監視します。

MIG デザインは、200MHz 以下で実行している DDR2 デザインの定期的読み出しを無効にします。詳細は (ザイリンクス アンサー 34476) を参照してください。

DQS の使用に関する詳細は (ザイリンクス アンサー 35113) を参照してください。

アンサー レコード リファレンス

関連アンサー レコード

AR# 34480
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP
このページをブックマークに追加