(ザイリンクス アンサー 36195) - MAP オプションが原因で dqs_p_iodelay が配線されないというエラーが発生する
Virtex-6 FPGA QDRII+ SRAM(ザイリンクス アンサー 33289) MIG v3.1、v3.2、v3.3、v3.4 Virtex-6 FPGA QDRII+ - キャリブレーションを問題なく終了するために Samsung シミュレーション モデルに変更を加える必要がある
Spartan-6 FPGA MCB../(ザイリンクス アンサー 35978) MIG、MPMC Spartan-6 MCB - ハードウェアで READ バーストの最後のワードでエラーが発生する - すべての MCB デザインでビットストリームのアップデートが必要
../(ザイリンクス アンサー 35976) MIG、MPMC Spartan-6 MCB - デザインがリセット状態から再開せず、再動作させるには電源サイクルが必要となる - SW/ IP アップデートが必要
(ザイリンクス アンサー 35818) Spartan-6 FPGA - DDR2 および DDR3 インターフェイスのメモリ コントローラー ブロック (MCB) パフォーマンスの変更
(ザイリンクス アンサー 35044) 11.5/12.1 Spartan-6 配置 - クロック配置で大型デバイスの PLL_ADV - BUFFPLL_MCB 間の正しい接続が考慮されず MIG/MPMC MCB デザインに影響
/support/answers/.html(ザイリンクス アンサー 35499) MIG v3.4 Spartan-6 トラフィック ジェネレータ - 128 ビット双方向ポート サンプル デザインがハードウェアで機能しない
(ザイリンクス アンサー 35250) MIG Spartan-6 MCB - XST を Windows で実行中 MIG で生成された ise_flow.bat スクリプト ファイルでエラーが発生
(ザイリンクス アンサー 35238) MIG v3.4 Spartan-6 MCB LPDDR - MIG で生成された ise_flow.bat スクリプト ファイルにビット ファイルを生成するための BitGen コマンドがない
(ザイリンクス アンサー 35245) MIG Spartan-6 MCB - キャリブレーションが完了するまで (cal_done asserts) ユーザー インターフェイスでコマンドを送信できない
(ザイリンクス アンサー 34055) MIG Spartan-6 FPGA MCB - RZQ および ZIO ピンの要件
(ザイリンクス アンサー 34089) MIG Spartan-6 FPGA MCB - MCB アドレス バス (mcbx_dram_addr) の一部のビットが、メモリ デバイスの入力ホールド タイム仕様 (tIH) に違反
(ザイリンクス アンサー 34046) MIG v3.3/v3.4、Spartan-6 LPDDR - [Calibrated Input Termination] および [Un-calibrated Input Termination] オプションはサポートされない
(ザイリンクス アンサー 35289) MIG v3.4、Spartan-6 FPGA LPDDR - LPDDR デザインの実行時、長い書き込みバースト後にトラフィック ジェネレーターがコマンドの送信を停止する
(ザイリンクス アンサー 35290) MIG v3.4、Spartan-6L - 合成ツールとして Synplify Pro を使用し、Spartan-6 低消費電力デバイスをターゲットとしているときのエラー
(ザイリンクス アンサー 35485) MIG Spartan-6 - DDR2 - Synplify Pro を使用するとハードウェアでデータが送信されない
(ザイリンクス アンサー 35057) MIG v3.4, v3.4 - Spartan-6 - MCB が DDR2 初期化シーケンスに違反する
(ザイリンクス アンサー 35869) MIG v3.4 - Spartan-6 - ModelSim PE でサンプル デザインをシミュレーションすると「Iteration limit」というエラー メッセージが表示される
Virtex-5 FPGA Designs
(ザイリンクス アンサー 35248) MIG v3.4 Virtex-5 FPGA - Synplify フローを使用した VHDL デザイン例の出力が、ハードウェアで正しく機能しない
(ザイリンクス アンサー 36335) MIG v3.3、v3.4 Virtex-5 DDR2 - 読み出しバーストの最初または終わりでデータが破損
Virtex-4 FPGA Designs
(ザイリンクス アンサー 35291) MIG v3.4 - Virtex-4 - RLDRAMII - VHDL デザインのシミュレーション中に反復制限エラーが発生する
MIG Tool
(ザイリンクス アンサー 35247) MIG v3.4 Virtex-6 DDR2/DDR3 - 固定ピン配置ツールで VREF サイトを選択できない