AR# 34589

MIG Virtex-6 DDR2/DDR3 - 一般的なボード レベルのデバッグ

説明

このアンサーでは MIG を使用した DDR2/DDR3 の一般的なボード レベルのデバッグについて説明します。このアンサーでの情報を元に、メモリ インターフェイス デザインのハードウェア デバッグを開始してください。

メモ : このアンサーはザイリンクス MIG ソリューション センタ (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センタでは、MIG に関する質問に対する回答をすべて閲覧できます。MIG でデザインを新しく作成する場合、または問題のトラブルシュートをする場合は、このザイリンクス MIG ソリューション センタから情報を入手してください。

ソリューション

次は、メモリ インターフェイスに関連したハードウェア デバッグの推奨フローです。

メモリ インプリメンテーション ガイドラインの確認についてはこちらを参照してください。

各ステップの詳細は 『The Virtex-6 FPGA Memory Interface Solutions User Guide』 を参照してください。このガイドの「DDR2 and DDR3 SDRAM Memory Interface Solution」 -> 「Debugging Virtex-6 FPGA DDR2/DDR3 SDRAM Designs」-> 「Hardware Debug」のセクションをよく読んでください。

ウェブケースを開くにはこちらをご覧ください。
http://japan.xilinx.com/support/clearexpress/websupport.htm

アンサー レコード リファレンス

関連アンサー レコード

AR# 34589
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP