AR# 34611

Virtex-6 FPGA Integrated Block Wrapper v1.4 rev 2 for PCI Express - ISE 11.5 でリリースされた VHDL ファイル生成をイネーブルにするパッチ

説明

Virtex-6 FPGA Integrated Block Wrapper v1.4 rev 2 for PCI Express は、ISE 11.5 アップデートの一部としてリリースされました。 ISE 11.5 の詳細は、(ザイリンクス アンサー 34571) を参照してください。Virtex-6 FPGA Integrated Block Wrapper は、(ザイリンクス アンサー 34144) に記載されている問題を修正するために 11.5 でアップデートされました。 11.5 でコアを生成する場合は、v1.4 rev2 が配布されるので、(ザイリンクス アンサー 34144) に記載されている MMCM の VCO 設定の問題を考慮する必要はありません。

ただし、ISE 11.5 にアップデートして VHDL を使用する場合は、v1.4 rev 3 パッチをダウンロードする必要があります。このパッチでは、ユーザー サンプル デザインおよびシミュレーション テストベンチの VHDL 生成がイネーブルにされます。

ソリューション

(ザイリンクス アンサー 34279) からこのパッチをダウンロードしてください。

改訂履歴

2010 年 03 月 08 日 - 初期リリース

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33763 Virtex-6 FPGA Integrated Block Wrapper v1.4 for PCI Express - ISE Design Suite 11.4 および 11.5 のリリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33763 Virtex-6 FPGA Integrated Block Wrapper v1.4 for PCI Express - ISE Design Suite 11.4 および 11.5 のリリース ノートおよび既知の問題 N/A N/A
AR# 34611
日付 05/22/2012
ステータス アーカイブ
種類 既知の問題
デバイス
IP