UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34651

Virtex-6 FPGA Connectivity Kit TRD - ブロック RAM の使用率

説明


ユーザー ガイドの使用率のセクションに TRD は 60 個の RAMB36E1 コンポーネントを使用すると記述されていますが、マップ レポートには 96 個が使用されていると示されています。
こんなに数値が違うのはなぜですか。

ソリューション


ユーザー ガイドの RAMB36E1 のコンポーネント 60 個には、READ_FIRST モードの Simple Dual Port (SDP) RAM として使用される 32 個も含まれています。
これは、WRITE FIRST モードで True Dual Port を使用して RAMB36E1 を 2 倍多く使用するように変更されました。このため、RAMB36E1 が 32 個さらに追加されることになり、問題が回避できます。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34432 Virtex-6 FPGA コネクティビティ キットおよび TRD (ターゲット リファレンス デザイン) – リリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34432 Virtex-6 FPGA コネクティビティ キットおよび TRD (ターゲット リファレンス デザイン) – リリース ノートおよび既知の問題 N/A N/A
AR# 34651
日付 05/23/2014
ステータス アーカイブ
種類 既知の問題
Boards & Kits
このページをブックマークに追加