AR# 34675

Spartan-6 1L - 低電力デバイスの DCM_SP および DCM_CLKGEN に追加低電力リセット回路を使用

説明

DCM_SP (CLKFX と CLKFX180 出力) および DCM_CLKGEN の両方に対し、DFS 出力の正しい動作を得るため、Spartan-6 低電力デバイスには追加リセット回路が必要です。正しいリセット回路のないデザインの場合、正しい出力周波数が得られない可能性があります。デバイスは損傷しません。

低電力リセット回路は ISE Design Suite 11.5 では挿入されません。DFS 出力のある DCM_SP または DCM_CLKGEN を使用したデザインでは、ISE Design Suite 11.5 ではプログラミング ファイルが生成されません。詳細は、(ザイリンクス アンサー 34102) を参照してください。

この回路は ISE Design Suite 12.1 から挿入されます。

ソリューション

ISE Design Suite 12.1 では、低電力リセット回路は DCM_SP または DCM_CLKGEN の DFS 出力を使用するデザインすべてに対し自動的に推論されます。低電力リセット回路は、STATUS[5] および STATUS[7] の予約ステータス ポートの動作を監視し、リセットが必要がどうかを判断します。この回路には、リセット回路用に 7 個のスライスを追加する必要があり、4 個のシフト レジスタ、5 個のスライス レジスタ、9 個のスライス LUT が必要です。

図 1 :


デザイン入力では、DCM_CLKGEN で STATUS[2:1] が継続してサポートされます。低電力リセット回路には STATUS[5] および STATUS[7] が必要なので、ISE およびシミュレーション モデルでは DCM_CLKGEN の STATUS[7:0] を示しています。

低電力リセット回路は MAP 中に自動的に挿入されます。このため、XST および変換では、低電力リセット回路は表示されません。合成後シミュレーションおよび変換後シミュレーションにも同様に低電力回路が反映されていません。

表 1 :ISEツールでの DCM 低電力リセット回路
XST変換MAPPAR
低電力リセット回路NoNoYesYes
シミュレーション ライブラリUNISIMSSIMPRIMSSIMPRIMSSIMPRIMS
STATUS (DCM_CLKGEN)[2:1][7:0][7:0][7:0]
STATUS (DCM_SP)[7:0][7:0][7:0][7:0]


低電力回路は DCM_SP および DCM_CLKGEN のフル周波数をサポートするよう設計されています。ほかのデザイン変更は不要です。

推奨はしませんが、リセット回路の自動挿入は次のデザイン プロパティを UCF に追加することでディスエーブルにできます。

inst ''< inst_name >'' INSERT_LP_DFS_RESET_CIRCUIT = FALSE;

古いソフトウェア バージョンでの解決方法 - 11.4 または 11.5 で影響を受けるデザインでは、次のオプションを使用すると回避できます。
DLL 機能のみを使用している DCM_SP または代わりに PLL_BASE を使用してください。

たとえば、クロック乗算が必要な高速 DDR インターフェイス (IDDR2/ODDR2) には、BUFG 付きの PLL_BASE が使用できる場合があります。さらに、SDR データ レートに切り替えられるデザインも多くあり、PLL および ISERDES2 または OSERDES2 を使用した高速パフォーマンスの BUFPLL クロック バッファーを使用することが可能です。

位相シフトが必要なデザインでは引き続き DCM の DLL 出力がサポートされます。DCM_SP 出力 (CLK0、CLK90、CLK180、CLK270、CLK2X、CLK2X180、CLKDV) は DLL に関連していて使用することが可能です。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34102 Spartan-6 Low Power - 11.4 ではビットストリームが生成できない N/A N/A
AR# 34675
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
ツール
IP