UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34683

11.x/12.x ChipScope、Virtex-6 - IBERT パラメータのスイープ テストでエラーがアイの中央に表示される

説明

IBERT として知られている ChipScope Pro Serial I/O Tool Kit には、Virtex-6 FPGA GT のさまざまな属性をスイープする機能があります。アイからデータ サンプル ロケーションをスイープすると、データ アイの中央でエラーが発生する可能性があります。Virtex-6 FPGA のスイープ テストで IBERT 2.0 に問題があります。サンプリング ポイントはテスト中に移動されていないので、スイープ テストが開始されたときにチャネルで使用されるポイントがアイ スイープの幅に関係なく使用されているようです。

ソリューション

この問題を回避するには、スライダを使用して手動でサンプリング ポイントを設定し、BER を観察して最適な値を決定します。この問題は、今後のリリース修正される予定です。
AR# 34683
日付 04/27/2010
ステータス アクティブ
種類 一般
デバイス 詳細 概略
ツール 詳細 概略
このページをブックマークに追加