UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. ザイリンクス - Adaptable. Intelligent.
  2. サポート
  3. AR# 34711: 11.4 EDK - plbv46_pcie_v4_03_a stalls after warm reset

AR# 34711

11.4 EDK - plbv46_pcie_v4_03_a stalls after warm reset

説明

A problem has been found where after a warm reset, the Block Plus wrapper transmit direction occasionally stalls forever by deasserting trn_tdst_rdy_n.

ソリューション


This issue is documented in (Xilinx Answer 34444). 
Alternatively, a patch for block_plus_v1_12_a is available and can be downloaded from:
http://www.xilinx.com/txpatches/pub/applications/misc/ar34711.zip

To install the patch, extract to the EDK project's pcore/ directory, restart XPS, Clean Hardware, and then rebuild the system.

This issue is scheduled to be fixed in a future release of the block_plus pcore to be delivered in EDK 12.1.

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34444 Endpoint Block Plus Wrapper v1.13 for PCI Express のデザイン アドバイザリ - リンク パートナーのデータ制限のある完了クレジット出力が原因で転送が停止する N/A N/A
AR# 34711
日付 05/23/2014
ステータス アーカイブ
種類 一般
ツール
このページをブックマークに追加