Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
35094 | MIG Virtex-6 および 7 シリーズ DDR3 - 書き込みレベリング | N/A | N/A |
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
35163 | MIG 7 Series および Virtex-6 DDR2/DDR3 - ビット単位のスキュー調整 | N/A | N/A |
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
37968 | MIG Virtex-6 DDR2/DDR3 -BUFIO から BUFR への伝送タイミングをキャリブレートするための CLKDIV キャリブレーション ステージを追加 | N/A | N/A |
35129 | MIG Virtex-6 DDR2/DDR3 - 読み出しレベリング ステージ 2 | N/A | N/A |
35118 | MIG Virtex-6 DDR2/DDR3 - 読み出しレベリング ステージ 1 | N/A | N/A |
35110 | MIG Virtex-6 DDR3 - ライト キャリブレーション | N/A | N/A |
34744 | MIG 7 Series および Virtex-6 DDR2/DDR3 - PHY DDR2/DDR3 初期化 | N/A | N/A |
34718 | MIG Virtex-6 DDR2/DDR3 - PHY アーキテクチャ | N/A | N/A |
34480 | MIG Virtex-6 DDR2/DDR3 - 位相検出回路および周期的読み出し | N/A | N/A |
34743 | MIG Virtex-6 DDR2/DDR3 - キャリブレーション エラーのデバッグ | N/A | N/A |