UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34764

LogiCORE IP Tri-Mode Ethernet MAC v4.4 以前 - Virtex-6 FPGA のブロック RAM パラメーターを指定するとシミュレーション中にメモリの競合が発生して動作が不正になる

説明

バージョン 4.4 以前の LogiCORE Tri-Mode Ethernet MAC で Virtex-6 FPGA をターゲットとすると、ブロック RAM インスタンスが『Virtex-6 FPGA メモリ リソース ユーザー ガイド』 (UG363) に記述されている非同期クロック競合を回避するすべての要件に従いません。

具体的には、階層の LocalLink FIFO レベルに含まれる RAMB16_S9_S9 インスタンスは READ_FIRST TDP モード用に設定されていますが、読み出しアドレスと書き込みアドレスをメモリの同じページ内に含めるべきでないという要件に従っていません。 

ISE Design Suite 11.4 では、これがシミュレーションでメモリ競合としてレポートされる可能性があります。

ISE 11.3 または 11.4 では、ブロック RAM のハードウェアでの動作が最低限または不正になることもあります。

ソリューション

example_design/fifo サブディレクトリに rx_client_fifo.v[hd] および tx_client_fifo.v[hd] というファイルがあります。

これらのファイルにはそれぞれ、RAMB16_S9_S9 プリミティブのインスタンスがあり、WRITE_MODE_A および WRITE_MODE_B という属性が含まれています。

この問題を回避するには、WRITE_MODE_A および WRITE_MODE_B の値を両方とも READ_FIRST から WRITE_FIRST に変更してください。

この問題は、ISE デザイン ツール 11.5 でリリースされたバージョン 4.3 rev2 で修正されていますが、12.1 でリリースされたバージョン 4.4 のコアでは発生します。

この問題は、コアの次のバージョンで修正される予定です。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
33307 LogiCORE IP Tri-Mode Ethernet MAC v4.3、v4.3 rev1 および v4.3 rev2 - ISE 11.3 と ISE 11.5 でのリリース ノートおよび既知の問題 N/A N/A
AR# 34764
日付 12/01/2014
ステータス アクティブ
種類 一般
デバイス
  • Virtex-6 LXT
  • Virtex-6 HXT
  • Virtex-6 CXT
  • Virtex-6 SXT
ツール
  • ISE Design Suite - 11.1
  • ISE Design Suite - 11.2
  • ISE Design Suite - 11.3
  • More
  • ISE Design Suite - 11.4
  • ISE Design Suite - 11.5
  • Less
IP
  • Tri-Mode Ethernet MAC
このページをブックマークに追加