AR# 34767

Spartan-6 クロック - DCM または PLL からのフィードバック パスが正しく配線されない

説明

ISE Design Suite 11.5 ソフトウェア ツールで、DCM または PLL からのフィードバック パスが正しく配線されません。

ソリューション

問題の詳細

BUFIO2 を使用するデザインでは、クロックを PLL または DCM の入力に配線するため、フィードバック パスが正しく配線されません。BUFIO2 入力の配線の遅延は、BUFIO2FB フィードバック パスと遅延が正しく一致していません。BUFIO2FB を使用する場合、推論されるグローバル クロック ピンから BUFIO2 への配線は、フィードバック パスを一致させるよう ILOGIC2 ロジック リソースを介して配線されません。BUFIO2FB を使用しないデザインでは、これは問題となりません。

ソフトウェアの動作 :

ISE Design Suite 11.5 以前のツールでは、このフィードバック パスは正しく配線されません。この問題は、ISE Design Suite 12.1 以降で修正されています。

回避策 :

FPGA Editor を使用すると、入力パスを ILOGIC2 を介するように手動で配線できます。手動で配線する場合は、BUFIO2FB で使用されているのと同じ ILGOGIC2 を介して配線し、BUFIO2 と GCLK が同じ BUFIO2 クロック領域に配置されるようにします。バンク 0 またはバンク 2 のグローバル クロック バッファのため、BUFIO2 を移動する必要がある場合もあります。

この手動配線に関してヘルプが必要な場合は、ザイリンクス テクニカル サポートまでご連絡ください。

AR# 34767
日付 03/17/2010
ステータス アクティブ
種類 一般
デバイス