AR# 34800

PCI Express のデザイン アシスタント - FPGA コンフィギュレーションに関連した問題

説明


システム ソフトウェア (BIOS) によってエミューレーションおよびコンフィギュレーションされるのに間に合うタイミングで FPGA がコンフィギュレーションされていないことが、PCIe デバイスがシステムで認識されない原因として考えられます。

遅い FPGA コンフィギュレーションがリンク トレーニングに影響を与え、コアがリンク アップしなくなる可能性もあります。

メモ :このアンサーは、PCI Express のザイリンクス ソリューション センタ (ザイリンクス アンサー 34536) の一部です。PCI Express のザイリンクス ソリューション センタには、PCIe に関するすべての質問が集められています。PCIe でデザインを新しく作成する場合、または問題のトラブルシュートをする場合は、このザイリンクス PCI Express ソリューション センタから情報を入手してください。

ソリューション


これを簡単に確認するには、電源投入時にシステム ブートの後、ウォーム再起動を実行してエンドポイントが認識されるかどうかを確認します。ウォーム再起動の間、FPGA をリコンフィギュレーションする必要がないようシステム電源は入ったままにします。

ウォーム再起動の後、デバイスがシステムで認識されれば、この問題は FPGA コンフィギュレーションのタイミングが原因と考えられます。デバイスがシステムで認識されるかどうかの確認に使用するソフトウェアについては、(ザイリンクス アンサー 34806) を参照してください。

PCI Express の標準システムでは、システムの電源投入時に、プロセッサで実行されているコンフィギュレーション ソフトウェアが PCI Express バスをスキャンし始めそのトポロジを確認します。

トポロジを確認するための PCI Express の階層をスキャンするプロセスはエミュレーション プロセスと呼ばれます。デバイスへのコンフィギュレーション トランザクションを開始し、そのトポロジが検出および決定されます。

すべての PCI Express デバイスは、リンク パートナーとのリンクを既に確立していること、エミュレーション プロセス中のコンフィギュレーション要求を受信する準備が完了しているものと想定されています。その結果、デバイスに対しパワーアップ後にコンフィギュレーション要求を受信する準備完了ができているタイミングに関する要件があり、この要件が満たされていない場合は、次のことが発生します。
  • デバイスが準備完了の状態でなくコンフィギュレーション要求に応答しない場合、システムでデバイスは検出されず存在しないものとして処理されます。
  • オペレーティング システムではデバイスの存在は報告されず、ユーザー アプリケーションはデバイスと通信することができません。

各製品のユーザー ガイドには「FPGA Configuration」という章があります。この章にはこの問題に関する詳細な記述があり、問題解決に役立ちます。また、使用されているコンフィギュレーション モード別に各 FPGA のコンフィギュレーション時間についてもリストがあります。

改訂履歴
12/08/2010 - リンク アップを含めるため記述を更新
08/13/2010 - 初期リリース

アンサー レコード リファレンス

関連アンサー レコード

AR# 34800
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP