AR# 34836

Virtex-6 FPGA ML605 評価キット - 既知の問題およびリリース ノートのマスター アンサー

説明

このアンサーでは、Virtex-6 FPGA 評価キットの既知の問題をすべてリストしています。

ソリューション

ML605 でハードウェア問題をデバッグするにあたり、(ザイリンクス アンサー 40398) 「ML605 評価キット - ボード デバッグ チェックリスト」を参照してください。

ML605 に関するデザイン アドバイザリは、(ザイリンクス アンサー 43767) 「Virtex-6 FPGA ML605 評価版キットのデザイン アドバイザリ - マスター アンサー」を参照してください。

(ザイリンクス アンサー 43745) のザイリンクス ボードおよびキット ソリューション センターに含まれる ML605 ボード デバッグ チェックリストおよび ML605 デザイン アドバイザリ マスター アンサーには、ザイリンクスのボードおよびキットに関するすべての質問事項が含まれています。

ボードおよびキットに関する問題

(ザイリンクス アンサー 33569) - ML605 ボード - USB UART ドライバーの入手先
(ザイリンクス アンサー 35675) - ML605 - PCIe クロックに対応するジッタ減衰器のデカップリング
(ザイリンクス アンサー 34385) - ML605 - FMC カードを使用する際には、IIC プルアップ抵抗が必要
(ザイリンクス アンサー 37579) - ザイリンクス評価キットに搭載されているデバイス (ES か製品シリコンかの判別)
(ザイリンクス アンサー 38786) - ML605 - ファンアウト バッファーに差動終端が必要な場合がある
(ザイリンクス アンサー 39210) - ボード - CF カードのディレクトリ構造の変更
(ザイリンクス アンサー 40350) - 開発ボード - シリーズ 6 評価キットでの eFUSE のサポート
(ザイリンクス アンサー 40705) - 開発ボード - Windows 7 の BRD GUI
(ザイリンクス アンサー 50596) - ザイリンクス評価キット - PCIe カード - PC テスト環境の CE の要件
(ザイリンクス アンサー 52773) - Virtex-6 FPGA ML605 評価キット - MIG リファレンス デザイン - バイト グループ 3 および 7 で有効データ ウィンドウ テストにエラーが発生する
(ザイリンクス アンサー 55805) - ザイリンクス評価キット - TI USB インターフェイス EVM を接続するとボードが動作しなくなる
(ザイリンクス アンサー 56811) - ザイリンクス評価キット - ボードの TI パワー コントローラーを工場デフォルトにリプログラムする方法
(ザイリンクス アンサー 61849) - 6 シリーズおよび 7 シリーズ ザイリンクス評価キット - Texas Instruments 社のパワー ソリューションに関する既知の問題およびリリース ノートのアンサー

資料に関する問題

(ザイリンクス アンサー 34405) - ML605 ハードウェア ユーザー ガイド (UG534) - 33 ページ目の GTXE1 パッケージ配置が正しくない
(ザイリンクス アンサー 35330) - ML605 - 回路図の NDS336P シンボルが正しくない
(ザイリンクス アンサー 35332) - UG534 - 図 1-17 の NDS のシンボルが正しくない(ザイリンクス アンサー 35332)336P
(ザイリンクス アンサー 40883) - ML605 - UG534 オンボード パワー レギュレーター
(ザイリンクス アンサー 42251) - UG534 - NV メモリに接続されるメイン IIC バスのピン配置
(ザイリンクス アンサー 44109) - UG534 - 図 1-10 の GTX QUAD_115 基準クロック接続の入れ替わり

PCI Express 関連の問題

注記 : エンジニアリング サンプル シリコンを搭載するボードではすべて、v1.3 rev 2 Integrated Block Wrapper および ISE 12.1 以降のツールを使用する必要があります。

v1.3 rev 2 パッチを入手するには、(ザイリンクス アンサー 36552) を参照してください。Virtex-6 FPGA Integrated Block Wrapper v1.2 for PCI Express では ML605 開発ボードのオプションが選択されている場合、デフォルト以外のユーザー インターフェイス周波数がサポートされていません。

(ザイリンクス アンサー 34033) - Virtex-6 FPGA Integrated Block Wrapper for PCI Express - Viretx-6 エンジニアリング サンプル (ES) シリコンでは v1.3 rev 2 (または v1.3 のそれ以降のリビジョン) しか使用できない
(ザイリンクス アンサー 34009) - Virtex-6 FPGA ML605 ボード - ES シリコンを使用した ML605 ボードで PCI Express のリンクが確立されない
(ザイリンクス アンサー 33127) - Virtex-6 FPGA Integrated Block Wrapper v1.4 for PCI Express - ML605 に対して sys_clk の UCF 制約が不正
(ザイリンクス アンサー 40279) - ML605 - PCIe リセット プルアップの仕様

デザイン ツール関連の問題

(ザイリンクス アンサー 34181) - MAP でインスタンシエートした MMCM に関して新しいエラー メッセージが表示され、ML605 ボードのハードウェア協調シミュレーションできない
(ザイリンクス アンサー 33604) - 11.3 ChipScope Pro IBERT - 「ERROR:sim - Error: Par failed. Timing for this design was not met. Reduce the number of GTs enabled....」というエラー メッセージが表示される
(ザイリンクス アンサー 34683) - 11.x ChipScope、Virtex-6 FPGA - IBERT パラメーターのスイープ テストでアイの中央にエラーが発生する
(ザイリンクス アンサー 33849) - Virtex-6 FPGA MMCM - MMCM の新しい要件、VCO 最小周波数、CLKFBOUT_MULT_F 値
(ザイリンクス アンサー 35426) - Virtex-6 FPGA Integrated Block for PCI Express - ISE Design Suite 11.5 以降を使用すると、v1.3、v1.3 rev 1、v1.4、および v1.4 rev 2 ラッパーでスタートアップ時にリンクがトレーニングされないことがある
(ザイリンクス アンサー 52472) - 14.x 6 シリーズ ボードおよびキット - 14.x の TRD およびサンプル デザイン

11.5 デザイン ツールの情報

11.5 には重要なアップデートが含まれており、Virtex-6 および Spartan-6 デバイス ファミリのプロダクション デバイスがサポートされています。
しかし、Virtex-6 および一部の Spartan-6 FPGA を使用しているユーザーは、ISE 11.5 を使用するにあたり回避策が必要な場合があります。
ISE 11.5 にアップグレードする前に (ザイリンクス アンサー 32147) を参照してください。これらの問題は、2010 年 5 月にリリースされている ISE 12.1 で修正されています。

12.1 デザイン ツールの情報

ML605 評価キットは、バージョン 12.1 の ISE Design Suite では配布されません。
キットと共に配布されたリファレンス デザイン (オンラインで入手可能) は、バージョン 11.4 のツールでのみサポートされます。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
43750 ザイリンクス ボードおよびキット ソリューション センター - 主な問題 N/A N/A

サブアンサー レコード

関連アンサー レコード

AR# 34836
日付 03/06/2015
ステータス アクティブ
種類 リリース ノート
Boards & Kits