UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34873

PCI Express のデザイン アシスタント - trn_lnk_up_n および trn_reset_n を使用したシステム認識およびリンク トレーニング問題のデバッグ方法

説明


このアンサーでは、trn_reset_n および trn_lnk_up_n を使用してデバイス認識およびリンク トレーニング問題をデバッグする方法について説明します。

メモ : このアンサーは、PCI Express のザイリンクス ソリューション センタ (ザイリンクス アンサー 34536) から抜粋したものです。 PCI Express のザイリンクス ソリューション センタには、PCIe に関するすべての質問が集められています。PCI Express を使用した新規デザインを開始したり、問題をトラブルシュートする場合には、この PCI Express のソリューション センタから正確な情報を入手してください。

ソリューション


trn_reset_n 信号はリセット シーケンスが終了したことを示し、trn_lnk_up_n のアサートはリンクがトレインされていることを示します。

trn_reset_n 信号はリンクがトレインできるようになる前にディアサート (ロジック 1) にする必要があります。 trn_reset_n がディアサートしない理由については、(ザイリンクス アンサー 34894) を参照してください。

trn_reset_n が正しくディアサートされているのに、trn_lnk_up_n がアサートされない場合は、(ザイリンクス アンサー 36137) を参照してください。

改訂履歴
2010 年 08 月 13 日 - 初期リリース

アンサー レコード リファレンス

関連アンサー レコード

AR# 34873
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP
このページをブックマークに追加