UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34902

Virtex-5 GTP Transceiver - 「Warning: Input Clock Cycle-Cycle Jitter...」という警告メッセージが表示される

説明

DCM クロック供給設定に対してサポートされる GTP をシミュレーションすると、次のような警告メッセージが表示されます。

"# Warning : Input Clock Cycle-Cycle Jitter on instance DEMO_TB.oc12_top_i.rxrecclk_dcm1_i.clock_divider_i.dcm_adv_1 exceeds 0.300 ns.Previous CLKIN Period = 12.832. Current CLKIN Period = 13.342."

ソリューション

これは、ハードウェアで機能するかどうかザイリンクスでテスト済みのサポートされているクロック供給設定で発生します。これにより DCM がロックできず、出力クロックは平坦になるか無効になります。また、これらのクロックが TX または RX USRCLK/USRCLK2 に供給される場合、RESETDONE はアサートできない可能性があります。
AR# 34902
日付 03/24/2010
ステータス アクティブ
種類 一般
このページをブックマークに追加