AR# 34926

MIG 7 シリーズおよび Virtex-6 DDR2/DDR3 ソリューション センター デザイン アシスタント - インターフェイス

説明


MIG 7 Series および Virtex-6 FPGA DDR3/DDR2 デザインは、ユーザー インターフェイス、コントローラー、および PHY の3 つの主要部分から構成されています。このコントローラーは、デザインの中央部分で、ユーザー インターフェイスと PHY の両方に接続しています。もう一方で、コントローラーはネイティブ インターフェイスを介してユーザー インターフェイスに接続しています。これは、コマンドおよびデータを整理するための FIFO が含まれていない低レイテンシのインターフェイスです。このネイティブ インターフェイスは、オプションで真のユーザー インターフェイスに接続でき、このユーザー インターフェイスで FIFO にコマンドおよびデータが整理、格納されます。ネイティブ インターフェイスと PHY の間は、PHY インターフェイスと呼ばれます。このインターフェイスではメモリ コントローラーをバイパスしますが、直接 PHY インターフェイスを介してメモリ コマンドおよびデータを送信できます。

注記 : このアンサーはザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センターには、MIG に関する質問を解決するのに役立つ情報が掲載されています。MIG を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション


MIG Virtex-6 FPGA DDR3/DDR2 デザインの DFI インターフェイスについては、(ザイリンクス アンサー 34946) を参照してください。

MIG 7 Series および Virtex-6 FPGA DDR3/DDR2 デザインのユーザーおよびネイティブ インターフェイス詳細については、(ザイリンクス アンサー 33698) を参照してください。

MIG 7 Series FPGA デザインの PHY 専用インターフェイスについては、(ザイリンクス アンサー 51204) を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34243 ザイリンクス メモリ インターフェイス ソリューション センター N/A N/A

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
51204 MIG 7 Series DDR2/DDR3 - PHY 専用デザイン ガイド N/A N/A

関連アンサー レコード

AR# 34926
日付 10/04/2012
ステータス アクティブ
種類 ソリューション センター
デバイス 詳細 概略
IP