AR# 34977

Virtex-6 FPGA デザイン アシスタント - Virtex-6 FPGA のデザイン

説明

このアンサーでは、Virtex-6 FPGA のデザイン作成に関して説明します。

メモ : このアンサーは、Virtex-6 FPGA ソリューション センタ (ザイリンクス アンサー 34963) の一部です。ザイリンクス Virtex-6 FPGA ソリューション センタには、Virtex-6 に関連するすべての質問への回答が含まれています。Virtex-6 FPGA を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス Virtex-6FPGA ソリューション センタから情報を入手してください。

ソリューション


Virtex-6 FPGA をデザインするにあたり、アプリケーション ノートおよび IP を調べ、ターゲット アプリケーションで何が使用できるのかを確認してください。

Virtex-6 FPGA アプリケーション ノート :
http://japan.xilinx.com/support/documentation/virtex-6.htm#131579

Virtex-6 IP :
http://japan.xilinx.com/ipcenter/index.htm

IP またはアプリケーション ノートでは触れられていない分野については、Virtex-6 FPGA デザインを進めていくにあたり、次のアンサーを参照してください。
(ザイリンクス アンサー 34979) - Virtex-6 FPGA でのクロックのデザイン
(ザイリンクス アンサー 36986) - Virtex-6 FPGA でのコンフィギャブル ロジックのデザイン
(ザイリンクス アンサー 36987) - Virtex-6 FPGA でのブロック RAM および FIFO のデザイン
(ザイリンクス アンサー 36988) - Virtex-6 FPGA での I/O、PCIe、EMAC、DSP、System Monitor のデザイン

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34963 ザイリンクス Virtex-6 FPGA ソリューション センター N/A N/A

関連アンサー レコード

AR# 34977
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略