UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 35085

MIG Virtex-6 DDR2/DDR3 - FPGA バンクでのデザイン要件

説明

MIG ツールのバンク選択画面では、黒枠の近接ボックスを使用して Address/Control、Data、および System Clock グループに選択可能なバンクが示されます。この近接範囲は何により決定しますか。メモリ インターフェイスに選択可能なバンクはどのように決定されますか。

メモ : このアンサーは、ザイリンクス MIG ソリューション センタ (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センタ には、MIG に関するすべての質問についての回答が含まれます。MIG を含むデザインを新しく作成する場合、または問題のトラブルシュートをする場合は、このザイリンクス MIG ソリューション センタ から情報を入手してください。


ソリューション

MIG デザインはリージョナル クロックが使用されるので、3 個の H 行 (FPGA バンクの水平行) に配置する必要があります。MIG デザインのクロック構造の詳細は、UG406 の「Core Architecture」 > 「PHY」 セクションを参照してください。

Address/Control グループは同列に MMCM の配置をロックするので最初に選択します。Address/Control の選択後には、Data グループを 3 行以内に配置する必要があります。


アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34308 MIG Virtex-6 DDR3/DDR2 - ピン配置およびバンク要件が満たされているかどうかの確認 N/A N/A
AR# 35085
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP
このページをブックマークに追加