MIG Virtex-6 DDR2/DDR3 デザインは、内部生成されたクロックを使用し読み出し中に DQ のデータを取り込みます。Virtex-5 DDR2 など以前の MIG デザインでは、DQS ストローブがデータの取り込みに使用されていました。内部生成クロックを使用したデータの取り込みは、フリーランニング クロックであり、DQS とは違ってプリアンブル/ポストアンプル グリッチがないので、便利です。
メモ : このアンサーはザイリンクス MIG ソリューション センタ (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センタには、MIG に関するすべての質問に対する回答が含まれます。MIG でデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センタから情報を入手してください。
メモリからの DQS は、対応する読み出しデータをキャプチャするのに直接使用されません。読み出しデータのキャプチャには、内部生成されたキャプチャ クロックが使用されます。ただし、読み出し中 DQS の位相が位相検出回路で監視され、キャプチャ クロックと比較されます。位相は環境によって変化すると、キャプチャ クロックの位相が調整されます。位相検出回路の詳細は、(ザイリンクス アンサー 34480) を参照してください。
以前のアーキテクチャでは DQS 信号を CCIO (Clock Capable IO) 上に割り当てる必要がありましたが、Virtex-6 ではその必要はありません。詳細は、(ザイリンクス アンサー 34543) を参照してください。
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 34477 | MIG Virtex-6 DDR2/DDR3 - キャプチャ ロジックの配置要件 | N/A | N/A |
| 34543 | MIG Virtex-6 DDR2/DDR3 - DQS I/O の配置 | N/A | N/A |