UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 3518

CPLD :9500: シミュレーションおよびデバイスで見られるリセット ライン間の相違

説明

キーワード:PRLD, GSR, GTS, 9500, CPLD, simulation, シミュレーション

重要度 :標準

概要:
シミュレーション信号 PRLD/MRESET とグローバル バッファ GTS と GSR が使用する信号の違いは?

ソリューション

1

<br> PRLD はシミュレーション信号のみです。コンフィギュレーションおよびパワーアップ実行中、デバイス内のすべてのフリップフロップはユーザーの指定に関係なく、ある一定のレベルに設定されています。

<br> しかし、大半のタイミング シミュレータではこのビヘイビアをシミュレートできないため、シミュレーションにあるフリップフロップすべてを初期化するため、PRLD を使用する必要があります。<br>

<br> PRLD に関する詳細は、 <a href=1045.htm>(Xilinx Solution 1045)</a> を参照してください。<br>

2

<br> GTS および GSR は、それぞれ、フリップフロップにあるすべてのトライステート イネーブルまたはすべてのセット/リセット ピンを配線するグローバル バッファです。<br>

<br>シミュレーションでこれらの信号をシミュレートするには、スティミュラスをネット名に加える必要があります。<br>

<br> GTS および GSR バッファは、Xilinx FPGA の GSR 信号とは違って、回路図に配線するか、またはHDL コードで推論する必要があります。<br>
AR# 3518
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般