2. サポート
  3. AR# 3518: CPLD :9500: シミュレーションおよびデバイスで見られるリセット ライン間の相違
  4. AR# 35180: Spartan-6 - 12.4 ソフトウェアの Spartan-6 FPGA に関する既知の問題

AR# 35180

Spartan-6 - 12.4 ソフトウェアの Spartan-6 FPGA に関する既知の問題

説明

このアンサーでは、ISE Design Suite 12 で Spartan-6 FPGA を使用する場合の既知の問題を示します。

ソリューション

次に、ISE 12.4 デザイン ツールでの既知の問題のうち Spartan-6 FPGA に関するものをリストします。このリストに含まれていない問題がある可能性もあります。このリストに含まれていない問題が発生した場合は、ウェブケースを開いてザイリンクス テクニカル サポートにご連絡ください。

ソフトウェアにターゲット デバイスの製品ステータスのスピード ファイルが含まれている場合は、製品用にデザインを再インプリメントする場合は、デザインを再合成し、IP コアを再インプリメントすることをお勧めします。これにより、ソフトウェアでの DRC、タイミング モデル、クロック トポロジの変更、およびその他の修正点が確実に適用されます。

コンフィギュレーション
(Xilinx Answer 36521) Spartan-6 コンフィギュレーション - BPI コンフィギュレーションは LX25/T デバイスではサポートされない
(Xilinx Answer 39582)Spartan-6 デザイン アドバイザリ - POST_CONFIG_CRC を使用する場合、INIT_B ピンはユーザー I/O にできない
(Xilinx Answer 38733) Spartan-6 - LX100/LX100T SMAP x16 CCLK 最大周波数の削減

GTP トランシーバー :
(Xilinx Answer 35237) Spartan-6 FPGA GTP トランシーバー - SelectIO から GTP へのクロストーク/SSO ガイドライン

IODELAY2 :
(Xilinx Answer 38408) Spartan-6 デザイン アドバイザリ - IODELAY2 - エッジ遅延の増加、およびシングル データ ビットの破損

PCI Express :
(ザイリンクス アンサー 37955) Spartan-6 FPGA Integrated Block Wrapper v2.1 for PCI Express - v2.1 リリースでは VHDL ラッパーがない
(ザイリンクス アンサー 36416) Spartan-6 FPGA Integrated Block Wrapper v1.4 および v2.1 for PCI Express - ユーザーがインプリメントしたコンフィギュレーション空間レジスタの開始アドレスをカスタマイズできない

タイミング解析 :
(Xilinx Answer 39545) 12.4 - タイミング解析 - ISE 12.4 で Spartan-6 -3 スピード グレードのエンジニアリング サンプル (ES) デバイスがサポートされない


その他のリソース :
(ザイリンクス アンサー 34856) Spartan-6 FPGA マスター アンサー レコードのデザイン アドバイザリ
Spartan-6 製品エラッタおよび製品変更通知 (PCN)
ホワイト ペーパー WP311 『Improving Performance in Spartan-6 FPGA Designs』
ホワイト ペーパー WP309 『Targeting and Re-targeting Guide for Spartan-6 FPGAs』

改訂履歴
2010 年 12 月 20 日 - 12.4 の既知の問題を追加
2010 年 10 月 5 日 - 12.3 の既知の問題を追加
2010 年 7 月 23 日 - 12.2 の既知の問題を追加
2010 年 6 月 16 日 - アンサー 35978、35976、35818、35044、および 36221 を追加
2010 年 5 月 19 日 - 「その他のリソース」セクションを追加
2010 年 5 月 3 日 - 12.1 で初期リリース

アンサー レコード リファレンス

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
35480 Spartan-6 PLL - CLKOUT0 をフィードバックとして使用するとタイミングが正しく解析されない N/A N/A
35818 Spartan-6 FPGA のデザイン アドバイザリ - DDR2 インターフェイスのメモリ コントローラー ブロック (MCB) のパフォーマンス変更 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
36741 MIG v3.5, Spartan-6 MCB - Traffic Generator のデータ パターンを変更できない N/A N/A
36575 MIG v3.0-3.5、Spartan-6 MCB - リフレッシュ周期が長すぎる N/A N/A
36475 MIG v3.0-3.4、Spartan-6 MCB - 「ERROR:HDL Compiler:432 occurs when running MIG output」というエラー メッセージが表示される N/A N/A
35480 Spartan-6 PLL - CLKOUT0 をフィードバックとして使用するとタイミングが正しく解析されない N/A N/A
35417 12.1 ChipScope Pro - Virtex-6Q、Spartan-6Q、および Spartan-6Q LX/LXT デバイスがサポートされていない N/A N/A
35397 12.2 PlanAhead - Spartan デバイスの I/O ポートに KEEPER を設定できない N/A N/A
35345 11.5/12.1 - iMPACT - Spartan-6 MultiBoot PROM ファイル生成で [Add non-configuration data files] オプションがない N/A N/A
34704 Spartan-6 - PLL DRP を使用すると Post Config CRC エラーが発生する N/A N/A
33888 LogiCORE IP Display Port v1.2 - Spartan-6 デバイスをターゲットとするとサンプル デザインでタイミングが満たされないこれはなぜですか。 N/A N/A
34046 MIG v3.3-v3.5、Spartan-6 LPDDR - [Calibrated Input Termination] および [Un-calibrated Input Termination] オプションはサポートされない N/A N/A
35115 Spartan-6 FPGA Integrated Block Wrapper v1.4 for PCI Express - メモリ書き込みをいくつか送信するとペイロードが破損する N/A N/A
34629 SPI-4.2 - Spartan-6 FPGA サンプル デザインで RStat ピンのタイミングが満たされない N/A N/A
34466 ISE Design Suite 12 - 既知の問題 N/A N/A
34856 Spartan-6 FPGA のデザイン アドバイザリのマスター アンサー N/A N/A
34153 Spartan-6 FPGA MCB - ボード レイアウトを容易するための MCB ピンのスワップについて N/A N/A
36431 MIG/MPMC Spartan-6 MCB - デザインで使用すべき PLL ロケーション N/A N/A
35237 Spartan-6 FPGA GTP トランシーバーのデザイン アドバイザリ - SelectIO から GTP へのクロストーク/SSO ガイドライン N/A N/A
34533 Spartan-6 FPGA ブロック RAM のデザイン アドバイザリ - アドレス空間の重複 N/A N/A
AR# 35180
日付 10/16/2012
ステータス アクティブ
種類 既知の問題
デバイス
ツール