2. サポート
  3. AR# 35237: Design Advisory for Spartan-6 FPGA GTP Transceiver - SelectIO to GTP Crosstalk/SSO Guidelines

AR# 35237

Spartan-6 FPGA GTP トランシーバーのデザイン アドバイザリ - SelectIO から GTP へのクロストーク/SSO ガイドライン

説明

Spartan-6 FPGA の GTP トランシーバーは、隣接する SelectIO バンクの動作の影響を受けやすいことがテストで示されています。そのため、バンク 0 と 2 のピンの使用に関する推奨事項をアップデートしました。このアンサーでは、GTP トランシーバーへの影響を最小限に抑えるための SelectIO の使用に関する推奨事項を示します。すべてのケースで Spartan-6 FPGA SSO ガイドラインに沿う必要があります。http://japan.xilinx.com/support/documentation/data_sheets/j_ds162.pdf

ソリューション


Spartan-6 FPGA GTP トランシーバーは、ダイの上辺および下辺にあります。GTPA1_DUAL を 1 つまたは 2 つ含むデバイスでは上辺に、GTPA1_DUAL を 4 つ含むデバイスでは上辺と下辺の両方に配置されています。デバイスの上辺に配置されているトランシーバーは SelectIO バンク 0 に隣接しており、下辺に配置されているトランシーバーはバンク 2 に隣接しています。GTP の命名規則から、MGT101 と MGT123 はバンク 0 に隣接しており、MGT245 と MGT267 はバンク 2 に隣接しています。

隣接するバンクにある SelectIO の GTP のパフォーマンスへの影響を最小限に抑えるには、次の推奨事項に従ってください。

FG(G)484 : 3.3V 規格が使用されいる場合のみの追加ガイドライン

バンク 0 で 3.3V I/O 規格が使用されていない場合 (バンク 2 の GTP を使用するデバイスはないので、バンク 2 は無関係)、『Spartan-6 FPGA データシート : DC 特性およびスイッチ特性』 (DS162) に記載されている SSO ガイドライン以外のガイドラインはありません。バンク 0 で 3.3V I/O 規格が使用される場合 (VCCO を 3.3V に設定)、下の表に示す重みを使用して使用可能な I/O 数を算出します。各カテゴリの I/O 数にその重みを掛け、それらを足し合わせた値が、デザインの GTP トランシーバーに隣接するバンクで 92 を超えないようにする必要があります。

FG(G)484 パッケージの I/O の重み
I/O カテゴリ重み
シングルエンド出力4
シングルエンド入力2
差動入力/出力ピン1

LX150T および LX75T-FG(G)676 : ピンの回避および追加ガイドライン

GTP トランシーバーのパフォーマンスへの過剰な影響を回避するには、I/O をトグルするのに使用するべきでないピンがあります。使用を回避するピンの範囲は、次のとおりです。GCLK ピンはまだ使用できますが、次の表の使用可能な I/O 数を計算する際には正しく計算に含める必要があります。
  • バンク 0 :
    • 行 A ～ K
    • 列 11 ～ 15
  • バンク 2 :
    • 行 U ～ AF
    • 列 12 ～ 16

LX150T-FG(G)676 および LX75T-FG(G)676 の I/O の重み

各バンクで使用可能な I/O の最大数は、使用される I/O 規格の電圧に最も影響されます。このセクションでは、3.3V 規格と 2.5V 以下の規格に分けて説明します。

2.5V 以下で動作する I/O 規格では、MGT 101 または 123 が使用されている場合はバンク 0、MGT 245 または 267 が使用されている場合はバンク 2 で使用可能な I/O の各タイプの最大数を算出するのに、次の表の重みを使用します。各カテゴリの I/O 数にその重みを掛け、それらを足し合わせた値が、デザインの GTP トランシーバーに隣接するバンクで 80 を超えないようにする必要があります。
I/O カテゴリ重み
シングルエンド出力4
シングルエンド入力2
差動入力/出力ピン1

3.3V I/O 規格では、バンク 0 および 2 のガイドラインは次に示すとおりで、同じく最大 80 ポイントを使用します。3.3V で駆動電流が大きい (>4mA) 場合は、左右のバンク、バンク 1、3、4、および 5 では最大 100 ピンまで使用できます。これらのバンクでは、駆動電流の小さい 3.3V または少ない I/O では、『Spartan-6 FPGA データシート : DC 特性およびスイッチ特性』 (DS162) に記載されている SSO 以外の制限はありません。

バンク 0 :
I/O カテゴリ重み
シングルエンドの駆動電流の大きい出力 (>4mA)不可
シングルエンドの駆動電流の小さい出力 (4mA)16
シングルエンドの駆動電流の大きい入力 (>4mA)不可
シングルエンドの駆動電流の小さい入力 (4mA)8


バンク 2:
I/O カテゴリ重み
シングルエンドの駆動電流の大きい出力 (>4mA)4
シングルエンドの駆動電流の小さい出力 (4mA)3.2
シングルエンドの駆動電流の大きい入力 (>4mA)2
シングルエンドの駆動電流の小さい入力 (4mA)1.6

LX100T-FG(G)676 : ピンの回避および追加ガイドライン

GTP トランシーバーのパフォーマンスへの過剰な影響を回避するには、I/O をトグルするのに使用するべきでないピンがあります。使用を回避するピンの範囲は、次のとおりです。GCLK ピンはまだ使用できますが、次の表の使用可能な I/O 数を計算する際には正しく計算に含める必要があります。
  • バンク 0 :
    • 行 A ～ K
    • 列 11 ～ 15
  • バンク 2 :
    • 行 U ～ AF
    • 列 12 ～ 16
さらに、次の表の重みを使用して、各タイプの I/O の使用可能な最大数を算出します。各カテゴリの I/O 数にその重みを掛け、それらを足し合わせた値が、デザインの GTP トランシーバーに隣接するバンクで 80 を超えないようにする必要があります。これらの重みは I/O のタイプおよび駆動電流にのみ依存しており、I/O 電圧には依存しません。

LX100T-FG(G)676 の I/O の重み :

バンク 0 : 最大 = 80
I/O カテゴリ重み
シングルエンドの駆動電流の大きい出力 (>4mA)4
シングルエンドの駆動電流の小さい出力 (4mA)2.7
シングルエンドの駆動電流の大きい入力 (>4mA)2
シングルエンドの駆動電流の小さい入力 (4mA)1.3
差動出力ピン1
差動入力ピン0


バンク 2 : 最大数 = 60
I/O カテゴリ重み
シングルエンドの駆動電流の大きい出力 (>4mA)4
シングルエンドの駆動電流の小さい出力 (4mA)2.4
シングルエンドの駆動電流の大きい入力 (>4mA)2
シングルエンドの駆動電流の小さい入力 (4mA)1.2
差動出力ピン1
差動入力ピン0


FG(G)676 パッケージで最適なパフォーマンスを達成するための追加の推奨事項
  • まずバンクの端のピンを使用してから、内側のピンを使用してください。
  • 駆動電流およびスルー レートをできる限り低減します。
  • 可能なかぎり、近接する GTPA1_DUAL からの配線クロックではなく、ローカル基準クロック入力を使用します。

FG(G)900 :

GTP トランシーバーのパフォーマンスへの過剰な影響を回避するには、I/O をトグルするのに使用するべきでないピンがあります。使用を回避するピンの範囲は、次のとおりです。GCLK ピンはまだ使用できますが、次の表の使用可能な I/O 数を計算する際には正しく計算に含める必要があります。
  • バンク 0 :
    • ピン E16 を避けます。
  • バンク 2 :
    • 列 16 および 17

使用可能な I/O の数および混合は、I/O 規格の駆動電流、入力か出力か、差動かシングルエンドか、という 3 つの条件によって異なります。上記のパッケージの場合、使用可能な I/O の最大数は、使用する I/O タイプに重みを掛け、それらを足し合わせて求められます。これらの重みは I/O のタイプおよび駆動電流にのみ依存しており、I/O 電圧には依存しません。

各タイプの合計は、次の値以下になる必要があります。

FG(G)900 パッケージの I/O の重み

バンク 0 : 最大数 = 80
I/O カテゴリ重み
シングルエンドの駆動電流の大きい出力 (>4mA)4
シングルエンドの駆動電流の小さい出力 (4mA)3.2
シングルエンドの駆動電流の大きい入力 (>4mA)2
シングルエンドの駆動電流の小さい入力 (4mA)1.6
差動出力ピン1
差動入力ピン0


バンク 2 : 最大数 = 60
I/O カテゴリ重み
シングルエンドの駆動電流の大きい出力 (>4mA)4
シングルエンドの駆動電流の小さい出力 (4mA)2
シングルエンドの駆動電流の大きい入力 (>4mA)2
シングルエンドの駆動電流の小さい入力 (4mA)1
差動出力ピン1
差動入力ピン0

注記 :
  • FG(G)900 パッケージには、3.3V 規格に対する特定の制限はありません。
  • 重みを判断する際は、6mA 静止電流の入力/出力は駆動電流の小さい出力と見なします。



4 つのメモリ コントローラーがすべて使用されている場合の 150T FG(G)900 の特別ケース :

これら 3 つの条件が満たされている場合、次のガイドラインを使用することができます。

1)4 つのメモリ コントローラーがすべて使用されていて、サイドのバンク、バンク 1、3、4、5 ですべてのメモリ ピンに SSTL15_II UNTUNED_50、ほかのすべての I/O に CMOS15 4mA Fast が使用されています。

2) 各 GTPA1_DUAL でローカル基準クロックが使用されています (デュアル間で基準クロックは共有されていない)。

3) バンク 0 または 2 の I/O が 2.5V LVTTL/LVCMOS 6 mA Quiet、または 、任意のスルー レート、駆動電流が 8 または 6 mA の 3.3V LVTTL/LVCMOS に制限されています。

バンク

I/O の最大数

3.3V I/O

2.5V I/O

バンク 0

35

45

バンク 2

25

40

FG(G)900 で最適なパフォーマンスを達成するための追加の推奨事項
  • まずバンクの端のピンを使用してから、内側のピンを使用してください。
  • 駆動電流およびスルー レートをできる限り低減します。
  • MGT101 および MGT245、GTPA1_X0Y1 および GTPA1_X0Y0 の使用を優先します。
  • 可能なかぎり、近接する GTPA1_DUAL からの配線クロックではなく、ローカル基準クロック入力を使用します。

その他の Spartan-6 パッケージ : CSG324 および CSG484 :
  • GTP が使用されている バンク 0 および 2 のピン数を 20 以内に制限します。
  • この 20 ピンには、スタティックまたは LVDS 入力/出力は含まれません。
  • バンク 0 および 2 では、駆動電流の高い I/O 規格を使用しないようにします。
  • 左右のバンク/GCLK には追加の制限はありません。SSO ガイドラインは、『Spartan-6 FPGA データシート : DC 特性およびスイッチ特性』 (DS162) を参照してください。
    http://japan.xilinx.com/support/documentation/spartan-6_data_sheets.htm

注記 :

I/O の重みを判断する際、双方向信号は出力と見なします。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40000 Spartan-6 - 13.4 ソフトウェアの Spartan-6 FPGA に関する既知の問題 N/A N/A
34856 Spartan-6 FPGA のデザイン アドバイザリのマスター アンサー N/A N/A
35180 Spartan-6 - 12.4 ソフトウェアの Spartan-6 FPGA に関する既知の問題 N/A N/A
AR# 35237
日付 03/04/2013
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス