AR# 35321

Endpoint Block Plus Wrapper v1.14 for PCI Express - ISE Design Suite 12.1 でのリリース ノートおよび既知の問題

説明

このアンサーでは、ISE Design Suite 12.1 でリリースされた Endpoint Block Plus Wrapper v1.14 のリリース ノートと既知の問題を示します。次の内容が記載されています。
  • 一般情報
  • 新機能
  • 修正点
  • 既知の問題
インストール手順、CORE Generator の一般的な問題、デザイン ツール要件は、IP リリース ノート ガイド (XTP025) を参照してください。
http://japan.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

ソリューション

新機能
  • ISE 12.1 ソフトウェアをサポート
  • VHDL の Synplify のサポートを追加
  • Virtex-5Q FPGA をサポート
  • ライセンス チェックを削除
  • コアのネットリストを生成するスクリプトを新規追加

修正された問題

CR 529524: Synplify で最上位レベルのラッパがサポートされるようになりました。
Synplify のサポートは、Verilog と VHDL 両方の最上位レベル ラッパに適用されるようになりました
(UG341 には、Block Plus コアのラッパ ソース コードの合成が XST でしかサポートされないと記述されています)。

CR 550704: ライセンス チェックが削除されました。
Virtex-5 FPGA Integrated Block Plus for PCI Express 製品ではライセンスがチェックされなくなり、ISE 12.1 ソフトウェア リリースのように事前に送信されたライセンスを必要としなくなっています。

CR 555015 : デバイス ID の 16 進数が原因でシミュレーション エラーが発生
デバイス ID の 16 進数が原因で起きるシミュレーション エラーは修正されました。

CR 551805 : VHDL シミュレーションのタイムアウト
ルート ポートのテストベンチが原因で起きる VHDL シミュレーションのタイムアウトの問題は修正されました。

CR 539288: 2 レーン、250MHz インターフェイス周波数のデザインで XST エラー
2 レーン、250MHz インターフェイス周波数のデザインをインプリメントするとき、XCF でのエラーが原因で発生する制約エラーが認識されていませんでしたが、これは修正されました。

CR 550697 : GUI で選択した TXBUFDIFFCTRL が正しく反映されない
GUI で選択した TXBUFDIFFCTRL が TXDIFFCTRL に対し選択したオプションと一致するように変更されなかった問題は修正されました。

CR 536197 : I/O 書き込み完了を生成するための PIO デザインのアップデート
I/O 書き込み完了を生成するため PIO デザインがアップデートされました。

CR 539544 : エンドポイント コアで提供されているルート ポート モデルで、メモリおよび I/O のトランザクションがユーザー側に渡されるようになりました。
エンドポイント コアで提供されているルート ポート モデルがアップデートされ、メモリおよび I/O のトランザクションがユーザー側に渡されるようになりました。

CR 539439 : GT で TXBUFDIFFCTRL が TXBUFDIFFCTRL を駆動しない
GUI で設定したのにもかかわらず TXBUFDIFFCTRL が GT で TXBUFDIFFCTRL を駆動していなかった問題が修正されました。

CR 541047 : Syplify フローの XCF のパスが間違っている
Syplify フロー用に提供されている XCF で、ネットのパスが間違っていましたが、これは修正されました。

CR 551912 : TXPREEMPHASIS のデフォルト以外の値が GUI で選択できない
TXPREEMPHASIS に対し GUI でデフォルト以外の値が選択できなかった問題は修正されました。

CR 540346 : NGC を生成するための新しいスクリプト
NGC を生成するための新しいスクリプトが追加されました。

CR 551223 : ルート ポート モデルの設定が間違っている
ルート ポート モデルの属性設定が間違っているため、シミュレーションでエラーが発生していましたが、これは修正されました。

CR 539017 : コア生成中に ISE で警告が発生
コア生成中に ISE / Project Navigator で警告メッセージが数多く表示されていましたが、これは修正されました。

既知の問題

Endpoint Block Plus Wrapper for PCI Express には 3 つの主なコンポーネントがあります。
  • Virtex-5 FPGA Integrated Block for PCI Express
  • Virtex-5 FPGA GTP/GTX トランシーバ
  • Block Plus Wrapper FPGA デバイス ロジック
統Integrated Block および GTP/GTX トランシーバの既知の問題は、Block Plus コアのユーザー ガイドを参照してください。この文書は、コア リリースに含まれ、次から入手できます。
http://japan.xilinx.com/support/documentation/ipbusinterfacei-o_pci-express_v5pciexpressblockplus.htm

(ザイリンクス アンサー 31646) - Endpoint Block Plus Wrapper v1.14 for PCI Express - デュアル コア UCF の問題
(ザイリンクス アンサー 34706) - Endpoint Block Plus Wrapper v1.14 for PCI Express - 制限付き完了クレジットを宣伝するリンク パートナーとのインターフェイスで、TX インターフェイスのパケットの接続を解除すると、送信インターフェイスが停止することがある
(ザイリンクス アンサー 34710) - Endpoint Block Plus Wrapper v1.14 for PCI Express - trn_rnp_ok_n が長い間ディアサートされると受信インターフェイスがロックされることがある
(ザイリンクス アンサー 36783) - Endpoint Block Plus Wrapper v1.14 for PCI Express - 有限完了属性が正しく設定されていない
(Xilinx Answer 37246) - Endpoint Block Plus Wrapper v1.14 for PCI Express - 前のパケットが受信ブロック RAM に書き込まれている最中に 8b10b エラーが発生すると着信パケットが失われる可能性がある

改訂履歴
2010 年 9 月 15 日 - CR 529524 が最上位レベルのラッパ ファイルにのみ適用され、ラッパのソース コードには適用されないことを追記
2010 年 8 月 4 日 - アンサー 37246 を追加
2010 年 7 月 14 日 - アンサー 36783 を追加
2010 年 4 月 23 日 - 初期リリース

アンサー レコード リファレンス

サブアンサー レコード

関連アンサー レコード

AR# 35321
日付 05/20/2012
ステータス アクティブ
種類 リリース ノート
デバイス
ツール
IP