AR# 35338

|

LogiCORE IP Ethernet 1000BASE-X PCS/PMA または SGMII - Spartan-6 FPGA をターゲットにしている場合外部インターフェイスで GMII セットアップおよびホールド タイムを満たす

説明

Ethernet 1000BASE-X PCS/PMA または SGMII コアは、FPGA の内部の MAC またはユーザー ロジックへの接続に内部 GMII インターフェイスで最もよく使用されています。外部 MAC またはほかのロジックへの外部 GMII インターフェイスが必要なユーザー アプリケーションがありますが、Spartan-6 FPGA をターゲットにしていると、GMII 入力の UCF のオフセット制約は現在コメントアウトされているか、またはありません。このため IEEE の 2ns のセットアップ タイムおよび 0ns のホールド タイム要件が満たされません。正確なウィンドウを確認するため、デザインに必要なクロックとデータの関係を調べる必要があります。IEEE の 2ns ウィンドウ仕様と同様の大きさのウィンドウは必ずしも必要でない可能性があります。

ソリューション

デザインに必要なタイミングが IDELAY インターフェイスの要件を満たさない場合、DCM を使用してクロックとデータの関係を調整してみてください。
AR# 35338
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
ツール
IP
People Also Viewed