この問題は、12.1 に含まれる Video Scaler v2.1 で修正されています。
Video Scaler v2.0 では、READ_FIRST モードと非同期クロックでの制限が原因で内部ブロック RAM の競合が発生する可能性があります。これらの制限については、次の資料を参照してください。
(ザイリンクス アンサー 34859) and Virtex-6 FPGA メモリ リソース ユーザー ガイド(UG363)
(ザイリンクス アンサー 34533) and Spartan-6 FPGA ブロック RAM リソース ユーザー ガイド (UG383)
この問題がシミュレーションでレポートされず、ハードウェアでコアが正しく機能しない可能性があります。現時点では、このコアを製品には使用しないようにしてください。
バージョン 11.4 および 11.5 の Video Scaler v2.0 では、次のアンサーに示すようにメモリの初期化に関連する問題が発生する可能性があります。
(ザイリンクス アンサー 34659) Spartan-6 FPGA ブロック RAM - BRAM の出力レジスタが最初のコンフィギュレーション後に正しく初期化されない
(ザイリンクス アンサー 34712) Spartan-6 FPGA ブロック RAM のデザイン アドバイザリ - 9K Simple Dual Port (SDP) ブロック RAM が正しく初期化されない
LogiCORE IP Video Scaler のリリース ノートおよび既知の問題については、(ザイリンクス アンサー 31958) を参照してください。
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 31958 | LogiCORE IP Video Scaler - リリース ノートおよび既知の問題 | N/A | N/A |
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 34859 | Virtex-6 FPGA ブロック RAM のデザイン アドバイザリ - アドレス空間の重複 | N/A | N/A |
| 34659 | Spartan-6 Block RAM - ブロック RAM の出力レジスタが最初のコンフィギュレーション後に正しく初期化されない | N/A | N/A |
| 34712 | Spartan-6 FPGA ブロック RAM のデザイン アドバイザリ - 9K Simple Dual Port (SDP) ブロック RAM の初期化が不正になる | N/A | N/A |
| 33393 | LogiCORE IP Video Scaler v2.0 - パッチ アップデート | N/A | N/A |
| 34533 | Spartan-6 FPGA ブロック RAM のデザイン アドバイザリ - アドレス空間の重複 | N/A | N/A |
| 31958 | LogiCORE IP Video Scaler - リリース ノートおよび既知の問題 | N/A | N/A |
| AR# 35382 | |
|---|---|
| 日付 | 05/26/2014 |
| ステータス | アーカイブ |
| 種類 | 一般 |
| IP | |