AR# 35493

Virtex-6 - 12.x ソフトウェアでの Virtex-6 FPGA に関する既知の問題

説明

このアンサーでは、ISE Design Suite 12 で Virtex-6 FPGA を使用する場合の既知の問題を示します。

ソリューション


次に、12.x ISE デザイン ツールでの既知の問題のうち Virtexn-6 FPGA に関するものをリストします。このリストに含まれていない問題がある可能性もあります。このリストに含まれていない問題が発生した場合は、ウェブケースを開いてザイリンクス テクニカル サポートにご連絡ください。

ソフトウェアにターゲット デバイスのプロダクション ステータスのスピード ファイルが含まれている場合は、プロダクション用にデザインを再インプリメントする際、デザイン再合成し、IP コアを再インプリメントすることをお勧めします。これにより、ソフトウェアでの DRC、タイミング モデル、クロック トポロジの変更、およびその他の修正点が確実に適用されます。

All ISE Design Suite 12.x :

ブロック RAM/FIFO

(ザイリンクス アンサー 42444)デザイン アドバイザリ - 18K/36K ブロック RAM または 18K/36K FIFO を使用しているデザインのタイミング解析を実行し直す必要がある

MMCM

(ザイリンクス アンサー 38132)Virtex-6 FPGA MMCM デザイン アドバイザリ - MMCM の BANDWIDTH 属性要件
(ザイリンクス アンサー 38133)Virtex-6 FPGA MMCM デザイン アドバイザリ - Fclkin が 315 MHz を超える場合の DIVCLK_DIVIDE 値の要件

ISE Design Suite 12.3 :

MMCM

(ザイリンクス アンサー 39029) Virtex-6 MMCM - 負の値の位相シフトが使用されると MMCM からの位相シフトが間違っている
(ザイリンクス アンサー 34219) Virtex-6 MMCM - カスケードされている MMCM がハードウェアで機能しない

ChipScope Pro/IBERT

(ザイリンクス アンサー 37355) 12.2/12.3 ChipScope - IBERT - GTH - パラメーター スイープがサポートされていない
(ザイリンクス アンサー 32912) 11.2 ChipScope Analyzer - 「ERROR:INTERNAL_ERROR:Portability:basutencodeimp.c:229:1.24」というエラー メッセージが表示される
(ザイリンクス アンサー 35420) 12.x/11.x ChipScope IBERT - システム クロックに LVDS_25 クロックを使用すると、入力で DIFF_TERM がイネーブルにならない
(ザイリンクス アンサー 33599) 11.x ChipScope Pro - 「csejtag - The application failed to start because libCseCore.dll was not found. Re-installing the application may fix this problem.」というエラー メッセージが表示される
(ザイリンクス アンサー 37354) 12.2/12.3 ChipScope - IBERT - GTH - ChipScope Analyzer でリセットしても、エラー ビット カウントがゼロにリセットされないことがある

MIG

(ザイリンクス アンサー 38104) MIG v3.6、Virtex-6 DDR3 - GUI で AXI RDIMM データ幅が選択できない
(ザイリンクス アンサー 37997) MIG v3.6 Virtex-6 DDR3 マルチコントローラー - CXT -1 デバイスでシングル コントローラーしか生成できない
(ザイリンクス アンサー 37863) MIG v3.6, Virtex-6 マルチコントローラー - FF1760 パッケージすべてでデフォルト バンクを選択するとマップ エラーが発生する

MAP

(ザイリンクス アンサー 37835) 12.2 MAP - グローバル最適化をオンにすると MMCM キャリブレーション回路が含まれない

GTX トランシーバー

(ザイリンクス アンサー 35681) Virtex-6 GTX トランシーバー - MMCM をロックできず TX/RXRESETDONE をアサートできない

PCI Express

(ザイリンクス アンサー 37963) Virtex-6 FPGA Integrated Block Wrapper v2.1 for PCI Express - VHDL ラッパーが v2.1 リリースで使用できない

-----------------------------------------------------------------------------------------------------------------------------

ISE Design Suite 12.2 :

ブロック RAM

(ザイリンクス アンサー 34859) Virtex-6 FPGA ブロック RAM のデザイン アドバイザリ - アドレス空間の重複

コンフィギュレーション

(ザイリンクス アンサー 35451) iMPACT 12.x - ISE 12.2 で Numonyx J3 (Rev D、F) を使用した Virtex-6 の間接的プログラミングのサポートを削除

PlanAhead

(ザイリンクス アンサー 35917) 12.1 Virtex-6 PlanAhead - 配置をインポートすると、BUFGDLL がサポートされない

ChipScope IBERT

(ザイリンクス アンサー 36576) 12.2 ChipScope IBERT - [Implement Design] をクリックしても、インプリメンテーション スクリプトが生成されない
(ザイリンクス アンサー 34674) 11.x/12.1 ChipScope IBERT - Virtex-6 FPGA GTX: CORE Generator does not list upper GTXE1 quads of SX475T and LX550T
(ザイリンクス アンサー 34683) 11.x/12.x ChipScope、Virtex-6 - IBERT パラメーターのスイープ テストでエラーがアイの中央に表示される
(ザイリンクス アンサー 36680) 12.2 CORE Generator -IBERT コアを生成すると「ERROR:sim - Unable to evaluate Tcl command:」というエラー メッセージが表示される

GTX トランシーバー

(ザイリンクス アンサー 37014) Virtex-6 GTX Transceiver: ERROR:MapLib:1226 - GTXE1 - POWER_SAVE が不正に設定されていると DRC エラーが発生する

XAUI

(ザイリンクス アンサー 36228) LogiCORE IP XAUI v9.1 および v9.1 rev1 - ISE 12.2 で使用するには Virtex-6 GTX_POWER_SAVE のアップデートが必要

Embedded Tri-mode Ethernet MAC Wrapper v1.4

(ザイリンクス アンサー 36223) Virtex-6 FPGA Embedded Tri-mode Ethernet MAC Wrapper v1.4 - SGMII または 1000BASE-X をターゲットにすると、GTX POWER_SAVE に関連して DRC エラーが発生する

Ethernet 1000BASE-X PCS/PMA または SGMII v10.5

(ザイリンクス アンサー 36957) LogiCORE IP Ethernet 1000BASE-X PCS/PMA または SGMII v10.5 - Virtex-6 HXT をターゲットにすると、GMII セットアップ/ホールド エラーが発生する

MPMC

(ザイリンクス アンサー 33817) 12.2 EDK、MPMC v6.00.a、Virtex-6 - 「ERROR:ConstraintSystem:58 - Constraint does not match any design objects」というエラー メッセージが表示される

-----------------------------------------------------------------------------------------------------------------------------

ISE Design Suite 12.1 :

Aurora 64B/66B

(ザイリンクス アンサー 35371) Aurora 64B/66B v4.1 - ISE Design Suite 12.1 でのリリース ノートおよび既知の問題

Block RAM

(ザイリンクス アンサー 34859) Virtex-6 FPGA ブロック RAM のデザイン アドバイザリ - アドレス空間の重複

MMCM

(ザイリンクス アンサー 36274) 11.5、12.1 - Virtex-6 MMCM - MMCM がデバイスのスタートアップおよび MMCM のリセット後にロックしない

I/O

(ザイリンクス アンサー 36082) Virtex-6 SelectIO - 不連続のバンクをまたがる DCI のカスケード接続は ISE ソフトウェア 12.2 でサポート
(ザイリンクス アンサー 36320) Virtex-6 - OSERDES で駆動される N 側の擬似差動出力がトグルしない
(ザイリンクス アンサー 35952) BitGen - Virtex-6 デバイスで UnusedPin オプションを使用すると、未使用の I/O がプルアップされない

MAP/PAR

(ザイリンクス アンサー 35574) 12.1 Project Navigator - -mt (Enable Multi-Threading) オプションがMAP と PAR のプロセス プロパティでグレー表示される

タイミング シミュレーション

(ザイリンクス アンサー 35514) 12.1 - Virtex-6 デバイスを使用すると、タイミング シミュレーションでエラーが発生する

iMPACT

(ザイリンクス アンサー 33942) 11.x iMPACT - 間接的プログラムで Winbond SPI フラッシュを追加すると、データ幅の入力を求められる (Virtex-6 FPGA での x02 または x4 SPI のサポートについて)

パーシャル リコンフィギュレーション

(ザイリンクス アンサー 35399) 12.1 Virtex-6 FPGA パーシャル リコンフィギュレーション - パーシャル BIT ファイルに RAM の内容が正しく記述されない

Chipscope

(ザイリンクス アンサー 35417) 12.1 ChipScope Pro - Virtex-6Q、Spartan-6Q、および Spartan-6Q LX/LXT デバイスがサポートされていない
(ザイリンクス アンサー 33701) 12.1/11.x ChipScope Pro - 08 個以上の GT をイネーブルにすると、Virtex-6 で IBERT を生成できない
(ザイリンクス アンサー 34674) 11.x/12.1 ChipScope IBERT - Virtex-6 GTX : SX475T と LX550T の上部 GTXE1 区画が CORE Generator に表示されない
(ザイリンクス アンサー 34683)11.x/12.x ChipScope、Virtex-6 - IBERT パラメーターのスイープ テストでエラーがアイの中央に表示される

GTX Transceiver Wizard

(ザイリンクス アンサー 34191) Virtex-6 FPGA GTX Transceiver Wizard - 製品デバイス用の属性のアップデート

GTX トランシーバー

(ザイリンクス アンサー 35055) Virtex-6 FPGA GTX トランシーバー - 未使用の GTX トランシーバーに対する自動マクロ挿入

MPMC

(ザイリンクス アンサー 34717) 12.1 EDK、MPMC v6.00.a - 「ERROR:EDK:1558 - PORT MPMC_Clk_Wr_I0 not found in mpd」というエラー メッセージが表示される

MIG

(ザイリンクス アンサー 35742) MIG v3.0 ~ 3.4 Virtex-6 DDR2 SDRAM - DDR2_RAS_N のタイミングが不正である
(ザイリンクス アンサー 35247) MIG v3.4 Virtex-6 DDR2/DDR3 - 固定ピン配置ツールで VREF サイトを選択できない
(ザイリンクス アンサー 35252) MIG v3.0-3.4 Virtex-6 DDR3 - 480 ~ 533MHz で実行されているインターフェイスではREFCLK 周波数 (IODELAYCTRL リファレンス クロック) を300MHz にする必要がある
(ザイリンクス アンサー 36503) MIG v3.4 Virtex-6 DDR3 - シミュレーションで phy_init_done が High にならない

PCI Express

(ザイリンクス アンサー 33834) Virtex-6 FPGA Integrated Block Wrapper v1.5 for PCI Express - VHDL フローを使用している場合にコンポーネント名 「core」 を使用するとインプリメンテーションでエラーが発生する
(ザイリンクス アンサー 34009) Virtex-6 FPGA ML605 ボード- PCI Express リンクがトレインしない; PCI Express のインプリメンテーションで v1.3 Integrated Block Wrapper for PCI Express を使用する必要がある
(ザイリンクス アンサー 34115) Virtex-6 FPGA Integrated Block Wrapper v1.5 for PCI Express - 「WARNING:Xst:2016 - Found a loop when searching source」という警告メッセージが表示される

Tri-mode Ethernet MAC v1.4

(ザイリンクス アンサー 33195) Virtex-6 FPGA Embedded Tri-mode Ethernet MAC Wrapper - GMII および RGMII のセットアップおよびホールド要件を満たすための IDELAY の調整

改定履歴

2012/09/24 - 若干の更新。内容には変更なし
2011/07/18 - BRAM/FIFO 問題を含めるため更新
2012/10/22 - MMCM の (ザイリンクス アンサー 34219) を追加
2010/10/08 - 12.3 用に更新
2010/08/02 - 12.2 用に更新、12.1 用のアンサーを追加
05/04/2010 - GTX トランシーバーの (ザイリンクス アンサー 35055) およびタイミング シミュレーションの (ザイリンクス アンサー 35514) を追加
2010/05/03 - 12.1 リリース初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34963 ザイリンクス Virtex-6 FPGA ソリューション センター N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34963 ザイリンクス Virtex-6 FPGA ソリューション センター N/A N/A
AR# 35493
日付 09/25/2012
ステータス アクティブ
種類 ソリューション センター
デバイス 詳細 概略
ツール