AR# 35594

12.1 EDK - Spartan-6 SP605 ボードで PCIe コアのクロック ピン ロケーションが不正である

説明

Spartan-6 FPGA SP605 ボードに不正な PCIe コアのピン ロケーションがあります。

ソリューション


新しい SP605 ファイルXilinx_SP605_v2_2_0.zip をダウンロードして解凍し、<XILINX_EDK>\board\Xilinx\boards\Xilinx_SP605\data ディレクトリに含まれているファイルと置き換えてください。

この問題は、12.2 で修正されています。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34609 EDK 12.x - アンサーのリスト N/A N/A
35593 12.1 EDK - EDK に適用可能なパッチ N/A N/A
AR# 35594
日付 12/15/2012
ステータス アクティブ
種類 一般
ツール
Boards & Kits