UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 35722

PCI Express のデザイン アシスタント - Project Navigator への PCI Express コアの追加方法

説明

Project Navigator を使用して PCI Express のコアをインプリメントできますか。

メモ : このアンサーは、PCI Express のザイリンクス ソリューション センタ (ザイリンクス アンサー 34536) から抜粋したものです。PCI Express のザイリンクス ソリューション センタには、PCIe に関するすべての質問が集められています。PCIe を使用した新規デザインを開始したり、問題をトラブルシュートする場合には、この PCIe のソリューション センタから正確な情報を入手してください。

ソリューション

コアは ISE Project Navigator を使用してインプリメントできます。生成したコアの XCO を ISE プロジェクトに追加するのは、次のようなエラー メッセージが表示されるため、推奨されません。

ERROR:HDLCompiler:559 - "s6_pcie_v1_2.v" Line 421: Could not find module/primitive <pcie_bram_top_s6>.
s6_pcie_v1_2 モジュールは、内容にエラーがあるのでブラック ボックスのまま残されます。
この場合、CORE Generator ツールでコアを生成し、source ディレクトリからすべてのコアのラッパ ソース コードを追加します。

改訂履歴
2010 年 08 月 13 日 - 初期リリース

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34538 PCI Express のザイリンクス ソリューション センター - デザイン アシスタント N/A N/A

関連アンサー レコード

AR# 35722
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
  • Virtex-5 FXT
  • Virtex-5 LXT
  • Virtex-5 SXT
  • More
  • Virtex-5 TXT
  • Virtex-6 SXT
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LXT
  • Spartan-6 LXT
  • Less
IP
  • Spartan-6 FPGA Integrated Endpoint Block for PCI Express ( PCIe )
  • Virtex-6 FPGA Integrated Block for PCI Express ( PCIe )
  • Endpoint Block Plus Wrapper for PCI Express
このページをブックマークに追加